WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010137421) WIRING BOARD AND METHOD FOR MANUFACTURING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/137421    International Application No.:    PCT/JP2010/056780
Publication Date: 02.12.2010 International Filing Date: 15.04.2010
IPC:
H05K 3/46 (2006.01)
Applicants: IBIDEN CO., LTD. [JP/JP]; 2-1, Kanda-cho, Ogaki-shi, Gifu 5038604 (JP) (For All Designated States Except US).
SATO Kenji [JP/JP]; (JP) (For US Only).
SAKAI Shunsuke [JP/JP]; (JP) (For US Only)
Inventors: SATO Kenji; (JP).
SAKAI Shunsuke; (JP)
Agent: KIMURA Mitsuru; 2nd Floor, Kyohan Building, 7, Kandanishiki-cho 2-chome, Chiyoda-ku, Tokyo 1010054 (JP)
Priority Data:
61/182,245 29.05.2009 US
12/566,731 25.09.2009 US
Title (EN) WIRING BOARD AND METHOD FOR MANUFACTURING SAME
(FR) TABLEAU DE CONNEXIONS ET PROCÉDÉ DE FABRICATION DE CELUI-CI
(JA) 配線板及びその製造方法
Abstract: front page image
(EN)Disclosed is a wiring board (10) which comprises a substrate (101), an electronic component (200) that is arranged within the substrate, and a first conductor layer (22) that is arranged on a first surface side of the substrate (101) with a first insulating layer (12) interposed therebetween. A first bottom-side insulating layer (121) and a first top-side insulating layer (122) constituting the first insulating layer (12) are formed from different materials. The first bottom-side insulating layer (121) is arranged on the first surface of the substrate (101) and on the electronic component (200), and the space between the substrate (101) and the electronic component (200) is filled with the material forming the first bottom-side insulating layer (121).
(FR)La présente invention concerne un tableau de connexions (10) qui comprend un substrat (101), un composant électronique (200) disposé dans le substrat et une première couche conductrice (22) disposée sur un premier côté de surface du substrat (101), une première couche isolante (12) étant interposée entre les deux. Une première couche isolante de côté inférieur (121) et une première couche isolante de côté supérieur (122) constituant la première couche isolante (12) sont formées à partir de différents matériaux. La première couche isolante de côté inférieur (121) est disposée sur la première surface du substrat (101) et sur le composant électronique (200). L'espace entre le substrat (101) et le composant électronique (200) est rempli du matériau formant la première couche isolante de côté inférieur (121).
(JA) 配線板(10)は、基板(101)と、基板の内部に配置された電子部品(200)と、基板(101)の第1面側に第1の絶縁層(12)を介して配置される第1の導体層(22)と、を有する。第1の絶縁層(12)を構成する第1の下層側絶縁層(121)と第1の上層側絶縁層(122)とは互いに異なる材料からなる。そして、第1の下層側絶縁層(121)は、基板(101)の第1面上及び電子部品(200)上に配置され、第1の下層側絶縁層(121)を構成する材料が基板(101)と電子部品(200)との隙間に充填される。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)