WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010123978) REDUCED COMPLEXITY ARRAY LINE DRIVERS FOR 3D MATRIX ARRAYS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/123978    International Application No.:    PCT/US2010/031876
Publication Date: 28.10.2010 International Filing Date: 21.04.2010
IPC:
G11C 5/02 (2006.01), G11C 5/06 (2006.01), G11C 8/10 (2006.01), G11C 8/12 (2006.01), G11C 11/16 (2006.01), G11C 11/22 (2006.01), G11C 7/10 (2006.01), G11C 13/02 (2006.01), G11C 16/02 (2006.01)
Applicants: SANDISK 3D LLC [US/US]; 601 Mccarthy Boulevard Milpitas, CA 95035-7932 (US) (For All Designated States Except US).
SCHEUERLEIN, Roy, E. [US/US]; (US) (For US Only).
FASOLI, Luca [IT/US]; (US) (For US Only)
Inventors: SCHEUERLEIN, Roy, E.; (US).
FASOLI, Luca; (US)
Agent: RADOMSKY, Leon; The Marbury Law Group, PLLC 11800 Sunrise Valley Drive Suite 1000 Reston, VA 20191 (US)
Priority Data:
12/385,964 24.04.2009 US
Title (EN) REDUCED COMPLEXITY ARRAY LINE DRIVERS FOR 3D MATRIX ARRAYS
(FR) PILOTES DE LIGNE DE RÉSEAU À COMPLEXITÉ RÉDUITE POUR DES RÉSEAUX À MATRICE 3D
Abstract: front page image
(EN)A method of biasing a nonvolatile memory array. The nonvolatile memory array includes a first and second plurality of Y lines, a plurality of X lines, a first and second plurality of two terminal memory cells. Each first and second memory cell is coupled to one of the first or second plurality of Y lines and one of the plurality of X lines, respectively. Substantially all of the first plurality and second plurality of Y lines are driven to a Y line unselect voltage. At least one selected Y line of the first plurality of Y lines is driven to a Y line select voltage while floating remaining Y lines of the first plurality of Y lines and while driving substantially all of the second plurality of Y lines to the Y line unselect voltage.
(FR)L'invention porte sur un procédé de polarisation d'un réseau de mémoire non volatile. Le réseau de mémoire non volatile comprend des première et seconde pluralités de lignes Y, une pluralité de lignes X, des première et seconde pluralités de deux cellules mémoires terminales. Chaque première et seconde cellule mémoire est couplée à l'une de la première ou de la seconde pluralité de lignes Y et à l'une de la pluralité de lignes X, respectivement. Sensiblement l'ensemble de la première pluralité et de la seconde pluralité de lignes Y sont commandées à une tension de non-sélection de ligne Y. Au moins une ligne Y sélectionnée de la première pluralité de lignes Y est commandée à une tension de sélection de ligne Y tout en laissant flottantes les lignes Y restantes de la première pluralité de lignes Y et tout en commandant sensiblement l'ensemble de la seconde pluralité de lignes Y à la tension de non-sélection de ligne Y.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)