WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010123659) METHOD AND APPARATUS FOR PLACING TRANSISTORS IN PROXIMITY TO THROUGH-SILICON VIAS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/123659    International Application No.:    PCT/US2010/029326
Publication Date: 28.10.2010 International Filing Date: 31.03.2010
IPC:
G06F 17/50 (2006.01), G06F 17/00 (2006.01)
Applicants: SYNOPSYS, INC. [US/US]; 700 E. Middlefield Road Mountain View, CA 94043-4033 (US) (For All Designated States Except US).
SPROCH, James, David [US/US]; (US) (For US Only).
MOROZ, Victor [US/US]; (US) (For US Only).
XU, Xiaopeng [US/US]; (US) (For US Only).
KARMARKAR, Aditya, Pradeep [IN/IN]; (IN) (For US Only)
Inventors: SPROCH, James, David; (US).
MOROZ, Victor; (US).
XU, Xiaopeng; (US).
KARMARKAR, Aditya, Pradeep; (IN)
Agent: WOLFELD, Warren, S.; Haynes Beffel & Wolfeld LLP 637 Main Street Half Moon Bay, CA 94019 (US)
Priority Data:
12/430,008 24.04.2009 US
Title (EN) METHOD AND APPARATUS FOR PLACING TRANSISTORS IN PROXIMITY TO THROUGH-SILICON VIAS
(FR) PROCÉDÉ ET APPAREIL POUR PLACER DES TRANSISTORS À PROXIMITÉ DE TROUS D'INTERCONNEXION TRAVERSANT LE SILICIUM (TSV)
Abstract: front page image
(EN)Roughly described, the invention involves ways to characterize, take account of, or take advantage of stresses introduced by TSVs near transistors. The physical relationship between the TSV and nearby transistors can be taken into account when characterizing a circuit. A layout derived without knowledge of the physical relationships between TSV and nearby transistors, can be modified to do so. A macrocell can include both a TSV and nearby transistors, and a simulation model for the macrocell which takes into account physical relationships between the transistors and the TSV. A macrocell can include both a TSV and nearby transistors, one of the transistors being rotated relative to others. An IC can also include a transistor in such proximity to a TSV as to change the carrier mobility in the channel by more than the limit previously thought to define an exclusion zone.
(FR)La présente invention a globalement pour objet des moyens de caractériser des contraintes introduites par des TSV à proximité de transistors, de les prendre en compte ou d'en tirer profit. La relation physique entre le TSV et les transistors avoisinants peut être prise en compte lors de la caractérisation d'un circuit. Un schéma de montage obtenu sans connaissance des relations physiques entre le TSV et les transistors avoisinants peut être modifié à cet effet. Une macrocellule peut comprendre à la fois un TSV et des transistors avoisinants, ainsi qu'un modèle de simulation pour la macrocellule qui prend en compte les relations physiques entre les transistors et le TSV. Une macrocellule peut comprendre à la fois un TSV et des transistors avoisinants, l'un des transistors étant tourné par rapport aux autres. Un circuit intégré peut aussi comprendre un transistor à une proximité d'un TSV telle qu'il est possible de modifier la mobilité du support dans le canal de plus que la limite précédemment établie pour définir une zone d'exclusion.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)