WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010122784) A/D CONVERSION CIRCUIT, SIGNAL PROCESSING CIRCUIT, AND SHAKE DETECTION DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/122784    International Application No.:    PCT/JP2010/002853
Publication Date: 28.10.2010 International Filing Date: 20.04.2010
IPC:
H03M 1/12 (2006.01), G03B 5/00 (2006.01), H03M 1/50 (2006.01), H04N 5/232 (2006.01)
Applicants: OLYMPUS CORPORATION [JP/JP]; 43-2, Hatagaya 2-chome, Shibuya-ku, Tokyo 1510072 (JP) (For All Designated States Except US).
DENSO CORPORATION [JP/JP]; 1, Showa-cho 1-chome, Kariya-shi, Aichi 4488661 (JP) (For All Designated States Except US).
HARADA, Yasunari [JP/JP]; (JP) (For US Only).
WATANABE, Takamoto [JP/JP]; (JP) (For US Only)
Inventors: HARADA, Yasunari; (JP).
WATANABE, Takamoto; (JP)
Agent: TANAI, Sumio; 1-9-2, Marunouchi, Chiyoda-ku Tokyo 1006620 (JP)
Priority Data:
2009-105236 23.04.2009 JP
Title (EN) A/D CONVERSION CIRCUIT, SIGNAL PROCESSING CIRCUIT, AND SHAKE DETECTION DEVICE
(FR) CIRCUIT DE CONVERSION A/N, CIRCUIT DE TRAITEMENT DE SIGNAL ET DISPOSITIF DE DÉTECTION DE VIBRATIONS
(JA) A/D変換回路、信号処理回路、及びブレ検出装置
Abstract: front page image
(EN)An A/D conversion circuit comprising a plurality of A/D conversion units, a switch unit, and an arithmetic unit. The plurality of A/D conversion units convert input analog signals into digital signals. The switch unit receives a first analog signal and second analog signal as input and alternately switches the output destinations of the first analog signal and the second analog signal between the plurality of A/D conversion units, per sampling period of the plurality of A/D conversion units. The arithmetic unit performs a differential operation between the result of addition of the digital signals output from the plurality of A/D conversion units having the first analog signal as input, and the result of addition of the digital signals output from the plurality of A/D conversion units having the second analog signal as input, and outputs a third digital signal corresponding to the results of the differential operation.
(FR)L'invention concerne un circuit de conversion A/N qui comprend une pluralité d'unités de conversion A/N, une unité de commutation et une unité arithmétique. La pluralité des unités de conversion A/N convertissent les signaux analogiques d'entrée en signaux numériques. L'unité de commutation reçoit un premier signal analogique et un deuxième signal analogique d'entrée, et commute en alternance les destinations de sortie des premier et deuxième signaux analogiques entre la pluralité des unités de conversion A/N, par période d'échantillonnage de la pluralité des unités de conversion A/N. L'unité arithmétique met en œuvre une opération différentielle entre le résultat d'addition des signaux numériques produit par la pluralité des unités de conversion A/N présentant comme entrée le premier signal analogique, et le résultat d'addition des signaux numériques produit par la pluralité des unités de conversion A/N présentant comme entrée le deuxième signal analogique, et produit un troisième signal numérique correspondant aux résultats de l'opération différentielle.
(JA) A/D変換回路は、複数のA/D変換部と、切替部と、演算部と、を有する。複数のA/D変換部は、入力されるアナログ信号をデジタル信号に変換する。切替部は、第1のアナログ信号と第2のアナログ信号とが入力されると共に、当該第1のアナログ信号及び当該第2のアナログ信号のそれぞれの出力先を、前記複数のA/D変換部のサンプリング周期毎に、前記複数のA/D変換部のそれぞれへ交互に切り替える。演算部は、前記第1のアナログ信号が入力された前記複数のA/D変換部のそれぞれから出力されたデジタル信号の加算演算の結果と、前記第2のアナログ信号が入力された前記複数のA/D変換部のそれぞれから出力されたデジタル信号の加算演算の結果との差動演算を行い、当該差動演算の結果に対応する第3のデジタル信号を出力する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)