WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010120376) METHOD AND APPARATUS FOR DYNAMIC PARTIAL RECONFIGURATION ON AN ARRAY OF PROCESSORS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/120376    International Application No.:    PCT/US2010/001141
Publication Date: 21.10.2010 International Filing Date: 16.04.2010
IPC:
H04R 3/00 (2006.01), G06F 15/16 (2006.01)
Applicants: VNS PORTFOLIO LLC [US/US]; 20400 Stevens Creek Blvd., Fifth Floor Cupertino, CA 95014 (US) (For All Designated States Except US).
ELLIOT, Gibson, D. [US/US]; (US) (For US Only).
SWAIN, Allan, L. [US/US]; (US) (For US Only)
Inventors: ELLIOT, Gibson, D.; (US).
SWAIN, Allan, L.; (US)
Agent: HENNEMAN, JR., Larry, E.; Henneman & Associates, Plc 70 N. Main St. Three Rivers, MI 49093 (US)
Priority Data:
12/425,336 16.04.2009 US
Title (EN) METHOD AND APPARATUS FOR DYNAMIC PARTIAL RECONFIGURATION ON AN ARRAY OF PROCESSORS
(FR) PROCÉDÉ ET APPAREIL PERMETTANT UNE RECONFIGURATION PARTIELLE DYNAMIQUE DANS UN RÉSEAU DE PROCESSEURS
Abstract: front page image
(EN)A method and apparatus for dynamic partial reconfiguration on an array of processors. The method includes the steps of verifying if a processor is ready for dynamic partial reconfiguration to begin, deciding the degree of dynamic partial reconfiguration, including the number and identity of all processors to be modified, executing native machine code in the port of a processing device, and modifying a segment of the internal memory of said single processing device. Additional embodiments allow modification of multiple processors in the array, including the modification of all processors on a die or system. The apparatus includes a processor array having a first group of processors connected together for performing a first task, and a second group of processors connected together for performing a second task with at least one processor connected to said first group of processors and said second group of processors for facilitating communications between said first group of processors and said second group of processors without participating in said first task and said second task. In an embodiment of the apparatus, this one processor dynamically reconfigures the array. Additional embodiments allow additional processors to aid in the reconfiguration.
(FR)La présente invention concerne un procédé et un appareil permettant une reconfiguration partielle dynamique dans un réseau de processeurs. Le procédé comprend les étapes consistant à vérifier si un processeur est prêt à commencer une reconfiguration partielle dynamique, décider du degré de reconfiguration partielle dynamique, inclure le nombre et l'identité de tous les processeurs à modifier, exécuter un code machine natif dans le port d'un dispositif de traitement, et modifier un segment de la mémoire interne dudit dispositif de traitement unique. Des modes de réalisation supplémentaires permettent la modification de plusieurs processeurs dans le réseau, y compris la modification de tous les processeurs sur une puce ou dans un système. L'appareil comporte un réseau de processeurs ayant un premier groupe de processeurs connectés ensemble pour effectuer une première tâche et un second groupe de processeurs connectés ensemble pour effectuer une seconde tâche, au moins un processeur étant connecté audit premier groupe de processeurs et audit second groupe de processeurs afin de faciliter les communications entre ledit premier groupe de processeurs et ledit second groupe de processeurs sans participer à ladite première tâche et à ladite seconde tâche. Dans un mode de réalisation de l'appareil, le processeur susmentionné reconfigure dynamiquement le réseau. Des modes de réalisation supplémentaires permettent à des processeurs supplémentaires de contribuer à la reconfiguration.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)