WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010119772) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND IC CARD MOUNTING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/119772    International Application No.:    PCT/JP2010/055834
Publication Date: 21.10.2010 International Filing Date: 31.03.2010
IPC:
G06K 19/07 (2006.01), H04B 5/02 (2006.01)
Applicants: RENESAS ELECTRONICS CORPORATION [JP/JP]; 1753, Shimonumabe, Nakahara-ku, Kawasaki-shi, KANAGAWA 2118668 (JP) (For All Designated States Except US).
WATANABE, Kazuki [JP/JP]; (JP) (For US Only).
TORIYAMA, Akihiro [JP/JP]; (JP) (For US Only)
Inventors: WATANABE, Kazuki; (JP).
TORIYAMA, Akihiro; (JP)
Agent: TAMAMURA, Shizuyo; Room 901, Yamashiro Building, 1, Kanda Ogawamachi 1-chome, Chiyoda-ku, Tokyo 1010052 (JP)
Priority Data:
2009-098745 15.04.2009 JP
Title (EN) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND IC CARD MOUNTING SAME
(FR) DISPOSITIF À CIRCUITS INTÉGRÉS À SEMI-CONDUCTEURS ET CARTE À CIRCUITS INTÉGRÉS SUR LAQUELLE EST MONTÉ CELUI-CI
(JA) 半導体集積回路装置およびそれを実装したICカード
Abstract: front page image
(EN)An IC card is capable of detecting an amplitude change correctly, when the undershoot or overshoot which occurs at the time of amplitude change by communication data, is large. A semiconductor integrated circuit device (B2) is provided with antenna terminals (LA, LB), a power circuit (B2) which generates a power-supply voltage from an AC signal supplied to the antenna terminals, and a receiving circuit (B5) which demodulates the information signal from the information signal superimposed onto the AC signal. The receiving circuit (B5) comprises a rectification circuit (B9), a filter circuit (B10), a capacity (C1), an amplifier (A1), a feedback passage (B11), a switch circuit (SW1), a binarization circuit (B12), and a control circuit (B13). An output signal (S3) from the amplifier (A1) is transmitted through B11 and SW1 to an inverting input terminal (-) of A1, and the switch circuit (SW1) is controlled by an output signal (SC1) from the control circuit (B13). During a predetermined time period (T1) from the level changes (X, Y) of the output signal (SR) from the binarization circuit (B12), the switch circuit (SW1) is controlled to the OFF state by the output signal (SC1) from the control circuit (B13).
(FR)Une carte à circuits intégrés est capable de détecter un changement d'amplitude correctement, lorsque la sous-oscillation ou la sur-oscillation qui se produit au moment du changement d'amplitude par des données de communication, est importante. Un dispositif à circuits intégrés à semi-conducteurs (B2) comporte des bornes d'antenne (LA, LB), un circuit d'alimentation (B2) qui génère une tension d'alimentation électrique à partir d'un signal en courant alternatif (CA) fourni aux bornes d'antenne, et un circuit de réception (B5) qui démodule le signal d'informations à partir du signal d'informations superposé sur le signal CA. Le circuit de réception (B5) comprend un circuit redresseur (B9), un circuit de filtre (B10), un condensateur (C1), un amplificateur (A1), un passage de rétroaction (B11), un circuit de commutateur (SW1), un circuit de binarisation (B12), et un circuit de commande (B13). Un signal de sortie (S3) provenant de l'amplificateur (A1) est transmis à travers B11 et SW1 à une borne d'entrée inverseuse (-) de A1, et le circuit de commutateur (SW1) est commandé par un signal de sortie (SC1) provenant du circuit de commande (B13). Pendant une période de temps prédéterminée (T1) à partir des changements de niveau (X, Y) du signal de sortie (SR) provenant du circuit de binarisation (B12), le circuit de commutateur (SW1) est commandé à l'état inactif par le signal de sortie (SC1) provenant du circuit de commande (B13).
(JA) ICカードで、通信データによる振幅変化時に発生するアンダーシュートやオーバーシュートが大きい場合も振幅変化を正確に検出する。 半導体集積回路装置B2は、アンテナ端子LA、LB、アンテナ端子に供給される交流信号から電源電圧を生成する電源回路B2、交流信号に重畳された情報信号から情報信号を復調する受信回路B5を具備する。受信回路B5は、整流回路B9とフィルタ回路B10と容量C1と増幅器A1と帰還経路B11とスイッチ回路SW1と2値化回路B12と制御回路B13を含む。増幅器A1の出力信号S3はB11とSW1を介してA1の反転入力端子-に伝達され、スイッチ回路SW1は制御回路B13の出力信号SC1により制御される。2値化回路B12の出力信号SRのレベル変化X、Yから所定の時間T1の経過期間に、スイッチ回路SW1は制御回路B13の出力信号SC1によってオフ状態に制御される。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)