WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/116819    International Application No.:    PCT/JP2010/053241
Publication Date: 14.10.2010 International Filing Date: 01.03.2010
H01F 41/04 (2006.01), H01F 17/00 (2006.01)
Applicants: MURATA MANUFACTURING CO., LTD. [JP/JP]; 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555 (JP) (For All Designated States Except US).
ISHIWATA Yu [JP/JP]; (JP) (For US Only).
MISAKI Katsuhiro [JP/JP]; (JP) (For US Only)
Inventors: ISHIWATA Yu; (JP).
MISAKI Katsuhiro; (JP)
Agent: MORISHITA Takekazu; Hommachi Eiwa Building, 2-10, Minamihommachi 4-chome, Chuo-ku, Osaka-shi, Osaka 5410054 (JP)
Priority Data:
2009-092558 07.04.2009 JP
(JA) 電子部品の製造方法
Abstract: front page image
(EN)Provided is a method for manufacturing electronic components, said method being capable of controlling the problem of external electrodes coming off of laminates. Insulating layers (20, 22a–22f) and a coil conductor (24) are laminated together. On top of one insulating layer (22f), another insulating layer (22g), which has multiple openings (O9, O10) extending in the y-axis direction, is formed. Still another insulating layer (22h) which has multiple openings (O11, O12) extending in the y-axis direction is formed on top of the previous insulating layer (22g). Conducting materials are inserted into the openings (O9–O12), and conducting layers (15, 16), which will form an external electrode (14), are formed as so to be electrically connected to the coil conductor (24). The insulating layers (20, 22a–22f) and the conducting layers (15, 16) are fired.
(FR)L'invention concerne un procédé de fabrication de composants électroniques, ledit procédé pouvant contrôler le problème selon lequel des électrodes externes se détachent des laminés. Des couches isolantes (20, 22a à 22f) et un conducteur enroulé (24) sont laminés ensemble. Au-dessus d'une couche isolante (22f), une autre couche isolante (22g), comportant plusieurs ouvertures (O9, O10) s'étendant dans la direction de l'axe y, est formée. Une autre couche isolante (22h) comportant plusieurs ouvertures (O11, O12) s'étendant dans la direction de l'axe y est formée au-dessus de la couche isolante précédente (22g). Des matériaux conducteurs sont insérés dans les ouvertures (O9–O12), et des couches conductrices (15, 16), qui formeront une électrode externe (14), sont formées de façon à être raccordées électriquement au conducteur enroulé (24). Les couches isolantes (20, 22a à 22f) et les couches conductrices (15, 16) sont cuites.
(JA) 積層体から外部電極が剥がれることを抑制できる電子部品の製造方法を提供する。 絶縁体層(20,22a~22f)とコイル導体(24)とを積層する。y軸方向に延在する複数の開口(O9,O10)が設けられている絶縁体層(22g)を、絶縁体層(22f)上に形成する。y軸方向に延在する複数の開口(O11,O12)が設けられている絶縁体層(22h)を、絶縁体層(22g)上に形成する。開口(O9~O12)に対して導電材料を充填して、外部電極(14)となる導体層(15,16)を、コイル導体(24)と電気的に接続するように形成する。絶縁体層(20,22a~22h)及び導体層(15,16)を焼成する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)