WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010116615) METHOD OF PRODUCING SUBSTRATE FOR SEMICONDUCTOR ELEMENT, AND SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/116615    International Application No.:    PCT/JP2010/001810
Publication Date: 14.10.2010 International Filing Date: 15.03.2010
IPC:
H01L 23/50 (2006.01), H01L 23/12 (2006.01)
Applicants: TOPPAN PRINTING CO., LTD. [JP/JP]; 5-1, Taito 1-chome, Taito-ku, Tokyo 1108560 (JP) (For All Designated States Except US).
MANIWA, Susumu [JP/JP]; (JP) (For US Only).
TSUKAMOTO, Takehito [JP/JP]; (JP) (For US Only).
TODA, Junko [JP/JP]; (JP) (For US Only)
Inventors: MANIWA, Susumu; (JP).
TSUKAMOTO, Takehito; (JP).
TODA, Junko; (JP)
Agent: SUZUKI, Shirou; 1-9-2, Marunouchi, Chiyoda-ku, Tokyo 1006620 (JP)
Priority Data:
2009-081785 30.03.2009 JP
Title (EN) METHOD OF PRODUCING SUBSTRATE FOR SEMICONDUCTOR ELEMENT, AND SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE PRODUCTION D'UN SUBSTRAT POUR UN ÉLÉMENT SEMI-CONDUCTEUR ET DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体素子用基板の製造方法および半導体装置
Abstract: front page image
(EN)A method of producing a substrate for a semiconductor element, comprising a first step which includes forming a first photosensitive resin layer on a first surface of a metal sheet, placing a second photosensitive resin layer on a second surface of the metal sheet, forming on the first surface a first resist pattern used for forming connection posts, and forming on the second surface a second resist pattern used for forming an interconnect pattern; and a second step which includes forming the connection posts on the first surface, filling a liquid resin used for pre-molding on the first surface, curing the liquid resin used for pre-molding to form a pre-mold resin layer, polishing the first surface to expose the top base surface of the connection posts from the pre-mold resin layer, and forming the interconnect pattern on the second surface; wherein by proceeding through the first step and the second step, a trench structure can be formed around the pattern of the substrate body, said trench structure having a depth that extends midway into the thickness direction of the metal sheet.
(FR)L'invention concerne un procédé de production d'un substrat pour un élément semi-conducteur, dont une première étape consiste à former une première couche de résine photosensible sur une première surface d'une feuille de métal, à placer une seconde couche de résine photosensible sur une seconde surface de la feuille de métal, à former sur la première surface un premier motif de résine utilisé pour former des bornes de connexion, et à former sur la seconde surface un second motif de résine utilisé pour former un motif d'interconnexion ; et une seconde étape consiste à former les bornes de connexion sur la première surface, à verser une résine liquide utilisée pour le pré-moulage sur la première surface, à faire durcir la résine liquide utilisée pour le pré-moulage pour former une couche de résine de pré-moulage, à polir la première surface pour exposer la surface de base supérieure des bornes de connexion hors de la couche de résine de pré-moulage, et à former le motif d'interconnexion sur la seconde surface. En réalisant la première étape et la seconde étape, une structure de tranchée peut être formée autour du motif du corps de substrat, ladite structure de tranchée présentant une profondeur qui s'étend à mi-chemin dans l'épaisseur de la feuille de métal.
(JA)第1工程は、金属板の第1の面に第1の感光性樹脂層を形成することと、前記金属板の第2の面に第2の感光性樹脂層を設けることと、前記第1の面に接続用ポスト形成用の第1のレジストパターンを形成することと、前記第2の面に配線パターン形成用の第2のレジストパターンを形成することと、を含み、第2工程は、前記第1の面に前記接続用ポストを形成することと、前記第1の面にプリモールド用の液状樹脂を充填することと、前記プリモールド用の液状樹脂を硬化させてプリモールド樹脂層を形成することと、前記第1の面の研磨加工を行い前記接続用ポストの上底面を前記プリモールド樹脂層から露出させることと、前記第2の面に前記配線パターンを形成することと、を含み、前記第1工程および前記第2工程を経ることにより、基板本体のパターンの周囲に前記金属板の厚さ方向途中までの深さをもつ溝状の構造を形成する、半導体素子用基板の製造方法。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)