WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010114687) INTEGRATED CIRCUIT CHIP USING TOP POST-PASSIVATION TECHNOLOGY AND BOTTOM STRUCTURE TECHNOLOGY
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2010/114687 International Application No.: PCT/US2010/027056
Publication Date: 07.10.2010 International Filing Date: 11.03.2010
Chapter 2 Demand Filed: 29.10.2010
IPC:
G01L 7/00 (2006.01) ,G06F 19/00 (2006.01)
Applicants: LIN, Mou-Shiung; TW (UsOnly)
LEE, Jin-Yuan; TW (UsOnly)
LO, Hsin-Jung; TW (UsOnly)
YANG, Ping-Jung; TW (UsOnly)
LIU, Te-Sheng; TW (UsOnly)
MEGICA CORPORATION; 8F.-1, No 29, Puding Road East District Hsin-Chu, 30072, TW (AllExceptUS)
Inventors: LIN, Mou-Shiung; TW
LEE, Jin-Yuan; TW
LO, Hsin-Jung; TW
YANG, Ping-Jung; TW
LIU, Te-Sheng; TW
Agent: DUCHENE, Dennis.; McDermott Will & Emery LLP 11682 El Camino Real, Suite 400 San Diego, CA 92130-2047, US
Priority Data:
61/164,47330.03.2009US
Title (EN) INTEGRATED CIRCUIT CHIP USING TOP POST-PASSIVATION TECHNOLOGY AND BOTTOM STRUCTURE TECHNOLOGY
(FR) PUCE DE CIRCUIT INTÉGRÉ UTILISANT UNE TECHNOLOGIE DE POST-PASSIVATION SUPÉRIEURE ET UNE TECHNOLOGIE DE STRUCTURE INFÉRIEURE
Abstract: front page image
(EN) Integrated circuit chips and chip packages are disclosed that include an over-passivation scheme at a top of the integrated circuit chip and a bottom scheme at a bottom of the integrated circuit chip using a top post-passivation technology and a bottom structure technology. The integrated circuit chips can be connected to an external circuit or structure, such as ball-grid-array (BGA) substrate, printed circuit board, semiconductor chip, metal substrate, glass substrate or ceramic substrate, through the over-passivation scheme or the bottom scheme. Related fabrication techniques are described.
(FR) L'invention porte sur des puces de circuit intégré et des boîtiers de puce qui comprennent un schéma de surpassivation au niveau d'une partie supérieure de la puce de circuit intégré et un schéma inférieur au niveau d'une partie inférieure de la puce de circuit intégré à l'aide d'une technologie de post-passivation supérieure et d'une technologie de structure inférieure. Les puces de circuit intégré peuvent être connectées à un circuit ou une structure externe, telle qu'un substrat de boîtier matriciel à billes (BGA), une carte de circuit imprimé, une puce semi-conductrice, un substrat métallique, un substrat en verre ou un substrat en céramique, à travers le schéma de surpassivation ou le schéma inférieur. L'invention porte également sur des techniques de fabrication apparentées.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)