WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/113383    International Application No.:    PCT/JP2010/000983
Publication Date: 07.10.2010 International Filing Date: 17.02.2010
H01L 21/822 (2006.01), H01F 17/00 (2006.01), H01L 27/04 (2006.01), H04B 5/02 (2006.01), H04L 25/02 (2006.01)
Applicants: NEC Corporation [JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001 (JP) (For All Designated States Except US).
KAERIYAMA, Shunichi [JP/JP]; (JP) (For US Only)
Inventors: KAERIYAMA, Shunichi; (JP)
Agent: IEIRI, Takeshi; HIBIKI IP Law Firm, Asahi Bldg. 10th Floor, 3-33-8, Tsuruya-cho, Kanagawa-ku, Yokohama-shi, Kanagawa 2210835 (JP)
Priority Data:
2009-084921 31.03.2009 JP
(JA) 半導体装置
Abstract: front page image
(EN)A semiconductor device comprises a first semiconductor substrate (CHP1) which has a control circuit for generating control signals for a circuit under control and transmitter circuits (Tx) for modulating the control signals and generating transmission signals; a second semiconductor substrate (CHP2) which has receiver circuits (Rx) for demodulating the transmission signals transmitted from the transmitter circuits (Tx) and reproducing the control signals, and drive circuits (Drv) for driving the circuit under control based on the control signals output from the receiver circuits (Rx), and is electrically insulated from the first semiconductor substrate (CHP1); an AC coupling element which is formed on the semiconductor substrates and AC couples the first semiconductor substrate (CHP1) and the second semiconductor substrate (CHP2); and a semiconductor package (20) which is loaded with the first semiconductor substrate (CHP1), the second semiconductor substrate (CHP2), and the AC coupling element. Thus, the circuit area and the mounting area can be restricted
(FR)L'invention concerne un dispositif à semi-conducteur comprenant un premier substrat semi-conducteur (CHP1) comportant un circuit de contrôle pour générer des signaux de contrôle pour un circuit sous contrôle et des circuits émetteurs (Tx) pour moduler les signaux de contrôle et générer des signaux de transmission; un deuxième substrat semi-conducteur (CHP2) comportant des circuits récepteurs (Rx) pour démoduler les signaux de transmission émis depuis les circuits émetteurs (Tx) et reproduire les signaux de contrôle, et des circuits de commande (Drv) pour commander le circuit sous contrôle sur la base des signaux de contrôle émis depuis les circuits récepteurs (Rx), et isolé électriquement du premier substrat semi-conducteur (CHP1); un élément de couplage CA formé sur les substrats semi-conducteurs et couplant avec du CA le premier substrat semi-conducteur (CHP1) et le deuxième substrat semi-conducteur (CHP2); et un boîtier semi-conducteur (20) chargé avec le premier substrat semi-conducteur (CHP1), le deuxième substrat semi-conducteur (CHP2), et l'élément de couplage CA. Ainsi, la surface du circuit et la surface de montage peuvent être limitées.
(JA) 本発明にかかる半導体装置は、制御対象回路に対する制御信号を生成する制御回路と、制御信号を変調して送信信号を生成する送信回路Txと、を有する第1の半導体基板CHP1と、送信回路Txから送信された送信信号を復調して制御信号を再生する受信回路Rxと、受信回路Rxから出力された制御信号に基づき制御対象回路を駆動する駆動回路Drvとを有し、第1の半導体基板CHP1と電気的に絶縁された第2の半導体基板CHP2と、半導体基板上に形成され、第1の半導体基板CHP1と第2の半導体基板CHP2とを交流的に結合する交流結合素子と、第1の半導体基板CHP1、第2の半導体基板CHP2及び交流結合素子が搭載される半導体パッケージ20と、有する。これにより、回路面積又は実装面積を抑制することができる。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)