Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2010113340) SINGLE INSTRUCTION MULTIPLE DATA (SIMD) PROCESSOR HAVING A PLURALITY OF PROCESSING ELEMENTS INTERCONNECTED BY A RING BUS
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2010/113340 International Application No.: PCT/JP2009/067282
Publication Date: 07.10.2010 International Filing Date: 25.09.2009
IPC:
G06F 15/163 (2006.01) ,G06F 15/173 (2006.01) ,G06F 15/80 (2006.01) ,H04N 5/44 (2006.01) ,H04N 7/26 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
15
Digital computers in general; Data processing equipment in general
16
Combinations of two or more digital computers each having at least an arithmetic unit, a programme unit and a register, e.g. for a simultaneous processing of several programmes
163
Interprocessor communication
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
15
Digital computers in general; Data processing equipment in general
16
Combinations of two or more digital computers each having at least an arithmetic unit, a programme unit and a register, e.g. for a simultaneous processing of several programmes
163
Interprocessor communication
173
using an interconnection network, e.g. matrix, shuffle, pyramid, star or snowflake
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
15
Digital computers in general; Data processing equipment in general
76
Architectures of general purpose stored programme computers
80
comprising an array of processing units with common control, e.g. single instruction multiple data processors
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
N
PICTORIAL COMMUNICATION, e.g. TELEVISION
5
Details of television systems
44
Receiver circuitry
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
N
PICTORIAL COMMUNICATION, e.g. TELEVISION
7
Television systems
24
Systems for the transmission of television signals using pulse code modulation
26
using bandwidth reduction
Applicants:
LIESKE, Hanno [DE/JP]; JP (UsOnly)
NEC CORPORATION [JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001, JP (AllExceptUS)
Inventors:
LIESKE, Hanno; JP
Agent:
IEIRI, Takeshi; JP
Priority Data:
PCT/JP2009/05702030.03.2009JP
Title (EN) SINGLE INSTRUCTION MULTIPLE DATA (SIMD) PROCESSOR HAVING A PLURALITY OF PROCESSING ELEMENTS INTERCONNECTED BY A RING BUS
(FR) PROCESSEUR À INSTRUCTION UNIQUE, DONNÉES MULTIPLES (SIMD) AYANT UNE PLURALITÉ D'ÉLÉMENTS DE TRAITEMENT INTERCONNECTÉS PAR UN BUS EN ANNEAU
Abstract:
(EN) A single instruction multiple data (SIMD) processor having a plurality of processing elements and including: a splitting unit for splitting an address of the read-only parameter data in the data memory into a first part and a second part at a bit position corresponding to the number of the processor elements; and a comparing unit for comparing the number of shifting, on a ring bus, of the read-only parameter data, which is taken from the internal memory at the address in accordance with the first part, with a difference between an own processor element position and a portion of the global address of the read-only parameter data to be accessed, the portion designating a position in the ring of the processor element in which the read-only parameter data to be accessed is stored and corresponding to the second part, to cause the other processor elements to take the read-only parameter data.
(FR) L'invention porte sur un processeur à instruction unique, données multiples (SIMD) ayant une pluralité d'éléments de traitement et comprenant : une unité de séparation pour séparer une adresse des données de paramètre à lecture seule dans la mémoire de données en une première partie et une seconde partie au niveau d'une position de bit correspondant au nombre des éléments de traitement ; et une unité de comparaison pour comparer le nombre de décalages, sur un bus en anneau, des données de paramètre à lecture seule, qui sont prélevées de la mémoire interne à l'adresse conformément à la première partie, avec une différence entre une position d'élément de traitement propre et une partie de l'adresse globale des données de paramètre à lecture seule auxquelles un accès doit être effectué, la partie désignant une position dans l'anneau de l'élément de traitement dans lequel les données de paramètre à lecture seule auxquelles un accès doit être effectué sont stockées et correspondant à la seconde partie, pour amener les autres éléments de traitement à prendre les données de paramètre à lecture seule.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)