WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010112540) EPITAXIAL METHODS AND STRUCTURES FOR REDUCING SURFACE DISLOCATION DENSITY IN SEMICONDUCTOR MATERIALS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/112540    International Application No.:    PCT/EP2010/054276
Publication Date: 07.10.2010 International Filing Date: 31.03.2010
IPC:
H01L 21/20 (2006.01), H01L 21/02 (2006.01)
Applicants: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES [FR/FR]; Parc Technologique des Fontaines Chemin des Franques F-38190 Bernin (FR) (For All Designated States Except US).
COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES [FR/FR]; 25, rue Leblanc Bâtiment Le Ponant D F-75015 Paris (FR) (For All Designated States Except US).
ARENA, Chantal [US/US]; (US) (For US Only).
CLAVELIER, Laurent [FR/FR]; (FR) (For US Only).
RABAROT, Marc [FR/FR]; (FR) (For US Only)
Inventors: ARENA, Chantal; (US).
CLAVELIER, Laurent; (FR).
RABAROT, Marc; (FR)
Agent: COLLIN, Jérôme; Cabinet Regimbeau 20, rue de Chazelles F-75847 Paris Cedex 17 (FR)
Priority Data:
61/165,290 31.03.2009 US
0952241 06.04.2009 FR
Title (EN) EPITAXIAL METHODS AND STRUCTURES FOR REDUCING SURFACE DISLOCATION DENSITY IN SEMICONDUCTOR MATERIALS
(FR) PROCÉDÉS ET STRUCTURES ÉPITAXIAUX POUR RÉDUIRE LA DENSITÉ DE DISLOCATION SUPERFICIELLE DANS LES MATÉRIAUX À SEMI-CONDUCTEURS
Abstract: front page image
(EN)The invention provides methods and structures for reducing surface dislocations of a semiconductor layer, and can be employed during the epitaxial growth of semiconductor structures and layers comprising Ill-nitride materials. Embodiments involve the formation of a plurality of dislocation pit plugs to prevent propagation of dislocations from an underlying layer of material into a following semiconductor layer of material.
(FR)L'invention concerne des procédés et des structures pour réduire les dislocations superficielles d'une couche semi-conductrice, et elle peut être utilisée pendant la croissance épitaxiale de structures et de couches semi-conductrices comprenant des matériaux de nitrure III. Les modes de réalisation impliquent la formation d'une pluralité de bouchons de perforation de dislocation pour empêcher la propagation des dislocations depuis une couche sous-jacente de matériau dans une couche semi-conductrice suivante de matériau.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)