(EN) In a semiconductor device having a terminal connected to an internal portion, a termination circuit for providing on-die termination for the terminal of the device. The termination circuit comprises a plurality of transistors, including at least one NMOS transistor and at least one PMOS transistor, connected between the terminal and a power supply; and control circuitry for driving a gate of each of NMOS transistor with a corresponding NMOS gate voltage and for driving a gate of each PMOS transistor with a corresponding PMOS gate voltage, the control circuitry being configured to control the NMOS and PMOS gate voltages so as to place the transistors in an ohmic region of operation when on-die termination is enabled. The power supply supplies a voltage that is less than each said NMOS gate voltage and greater than each said PMOS gate voltage.
(FR) L'invention porte, dans un dispositif à semi-conducteurs ayant une borne connectée à une partie interne, sur un circuit de terminaison pour fournir une terminaison sur puce pour la borne du dispositif. Le circuit de terminaison comprend une pluralité de transistors, comprenant au moins un transistor NMOS et au moins un transistor MPOS, connectés entre la borne et une alimentation électrique ; et une circuiterie de commande pour attaquer une grille de chaque transistor NMOS par une tension de grille NMOS correspondante et pour attaquer une grille de chaque transistor PMOS par une tension de grille PMOS correspondante, la circuiterie de commande étant configurée pour commander les tensions de grille NMOS et PMOS de façon à placer les transistors dans une région de fonctionnement ohmique lorsqu'une terminaison sur puce est activée. L'alimentation électrique délivre une tension qui est inférieure à chaque tension de grille NMOS et supérieure à chaque tension de grille PMOS.