Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2010077999) REINFORCED SMART CARDS, COMPONENTS, & METHODS OF MAKING SAME
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2010/077999 International Application No.: PCT/US2009/068338
Publication Date: 08.07.2010 International Filing Date: 16.12.2009
IPC:
G06K 19/07 (2006.01) ,G06K 19/067 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
K
RECOGNITION OF DATA; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
19
Record carriers for use with machines and with at least a part designed to carry digital markings
06
characterised by the kind of the digital marking, e.g. shape, nature, code
067
Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards
07
with integrated circuit chips
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
K
RECOGNITION OF DATA; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
19
Record carriers for use with machines and with at least a part designed to carry digital markings
06
characterised by the kind of the digital marking, e.g. shape, nature, code
067
Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards
Applicants:
IVI SMART TECHNOLOGIES, INC. [US/US]; 525 West 26th Street Suite 710 New York, New York 10001, US (AllExceptUS)
JUNG, Matthew [KR/KR]; KR (UsOnly)
Inventors:
JUNG, Matthew; KR
Agent:
YANCEY, James Hunt, Jr.; Troutman Sanders LLP 5200 Bank Of America Plaza 600 Peachtree Street Atlanta, Georgia 30317, US
Priority Data:
61/138,05116.12.2008US
Title (EN) REINFORCED SMART CARDS, COMPONENTS, & METHODS OF MAKING SAME
(FR) CARTES À PUCE RENFORCÉES, COMPOSANTS ET PROCÉDÉS DE FABRICATION ASSOCIÉS
Abstract:
(EN) Reinforced smart cards with and methods of making an integrated circuit chip for smart are disclosed. In some embodiments, a method includes generally providing an integrated circuit wafer including a plurality of integrated circuits, providing a stiffener, attaching the stiffener top surface to the wafer bottom surface, and physically separating integrated circuits. The wafer can be substantially disc-shaped with a wafer perimeter. Integrated circuits can be disposed on the wafer's top surface, and the wafer's bottom surface can span a wafer bottom area. The stiffener can have a top surface spanning an area corresponding to a circuitry portion of the wafer's top surface (where integrated circuits can be disposed). The stiffener's can be applied to the wafer's bottom surface to form a wafer/stiffener assembly. Integrated circuits of the wafer/stiffener assembly can be separated by removing wafer material between integrated circuits and stiffener material between regions of the stiffener underlying the integrated circuits. Other aspects, features, and embodiments are claimed and disclosed.
(FR) L'invention concerne des cartes à puce renforcées avec puce de circuit intégré et des procédés de fabrication d'une puce de circuit intégré pour carte à puce. Dans certains modes de réalisation, un procédé comprend en général la fourniture d'une plaquette de circuit intégré comprenant une pluralité de circuits intégrés, la fourniture d'un raidisseur, la fixation de la surface supérieure du raidisseur à la surface inférieure de la plaquette et la séparation physique des circuits intégrés. La plaquette peut être sensiblement en forme de disque avec un périmètre de plaquette. Des circuits intégrés peuvent être disposés sur la surface supérieure de la plaquette et la surface inférieure de la plaquette peut couvrir une zone inférieure de plaquette. Le raidisseur peut avoir une surface supérieure couvrant une zone correspondant à une portion de circuits de la surface supérieure de la plaquette (où des circuits intégrés peuvent être disposés). Le raidisseur peut être appliqué à la surface inférieure de la plaquette pour former un ensemble plaquette/raidisseur. Des circuits intégrés de l'ensemble plaquette/raidisseur peuvent être séparés en enlevant du matériau de plaquette entre les circuits intégrés et du matériau de raidisseur entre des régions du raidisseur sous-jacentes aux circuits intégrés. D'autres aspects, caractéristiques et modes de réalisation sont revendiqués et décrits.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)