Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2010077414) NON-VOLATILE MEMORY DEVICE FOR CONCURRENT AND PIPELINED MEMORY OPERATIONS
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2010/077414 International Application No.: PCT/US2009/060911
Publication Date: 08.07.2010 International Filing Date: 15.10.2009
IPC:
G11C 16/10 (2006.01) ,G11C 16/26 (2006.01) ,G11C 16/04 (2006.01)
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
16
Erasable programmable read-only memories
02
electrically programmable
06
Auxiliary circuits, e.g. for writing into memory
10
Programming or data input circuits
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
16
Erasable programmable read-only memories
02
electrically programmable
06
Auxiliary circuits, e.g. for writing into memory
26
Sensing or reading circuits; Data output circuits
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
16
Erasable programmable read-only memories
02
electrically programmable
04
using variable threshold transistors, e.g. FAMOS
Applicants:
RAMBUS INC. [US/US]; 1050 Enterprise Way, Suite 700 Sunnyvale, California 94089, US (AllExceptUS)
HAUKNESS, Brent, Steven [US/US]; US (UsOnly)
SHAEFFER, Ian [US/US]; US (UsOnly)
Inventors:
HAUKNESS, Brent, Steven; US
SHAEFFER, Ian; US
Agent:
SCHUYLER, Marc, Philip; Law Office Of Marc P. Schuyler P.O.box 2535 Saratoga, CA 95070, US
Priority Data:
61/121,08309.12.2008US
Title (EN) NON-VOLATILE MEMORY DEVICE FOR CONCURRENT AND PIPELINED MEMORY OPERATIONS
(FR) DISPOSITIF DE MÉMOIRE NON VOLATILE POUR DES OPÉRATIONS DE MÉMOIRE SIMULTANÉES ET À CHEVAUCHEMENT
Abstract:
(EN) This disclosure provides a non-volatile memory device that concurrently processes multiple page reads, erases or writes involving the same memory space. The device relies upon a crossbar and a set of page buffers that may each be dynamically assigned to each read or write request. The device also separates memory array control from IO control, such that multiple cycle state change operations can be performed while the buffers are used to transfer data into and out of the buffers along an external data bus; using this structure, the memory device can accept multiple transactions where pages can be immediately loaded into buffers and then "pipelined" either for transfer to a write data register or to an external bus as appropriate. By significantly mitigating the substantial "busy time" associated with program and erase of non-volatile memory devices, especially flash devices, this disclosure greatly expands potential application of such devices.
(FR) Cette invention porte sur un dispositif de mémoire non volatile qui traite simultanément de multiples opérations de lecture, d'effacement ou d'écriture de page mettant en jeu le même espace de mémoire. Le dispositif repose sur une commutation à barres croisées et un ensemble de tampons de page qui peuvent être attribués chacun de manière dynamique à chaque requête de lecture ou d'écriture. Le dispositif sépare également une commande de matrice mémoire d'avec une commande ES, de telle sorte que de multiples opérations de changement d'état de cycle peuvent être effectuées tandis que les tampons sont utilisés pour transférer des données dans et hors des tampons le long d'un bus de données externe; à l'aide de cette structure, le dispositif de mémoire peut accepter de multiples transactions où des pages peuvent être immédiatement chargées dans des tampons puis « faites se chevaucher » soit pour un transfert vers un registre de données d'écriture soit vers un bus externe comme il est approprié. Par limitation significative du « temps occupé » substantiel associé à la programmation et l'effacement de dispositifs de mémoire non volatile, notamment de dispositifs de mémoire flash, cette invention développe grandement une application potentielle de tels dispositifs.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
EP2377129JP2012511789US20110208905CN102246240KR1020110110106