Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2010073789) DISTORTION COMPENSATION CIRCUIT
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2010/073789 International Application No.: PCT/JP2009/067036
Publication Date: 01.07.2010 International Filing Date: 30.09.2009
IPC:
H03F 1/32 (2006.01) ,H03F 3/24 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
F
AMPLIFIERS
1
Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
32
Modifications of amplifiers to reduce non-linear distortion
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
F
AMPLIFIERS
3
Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
20
Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
24
of transmitter output stages
Applicants:
住友電気工業株式会社 SUMITOMO ELECTRIC INDUSTRIES, LTD. [JP/JP]; 大阪府大阪市中央区北浜四丁目5番33号 5-33, Kitahama 4-chome, Chuo-ku, Osaka-shi, Osaka 5410041, JP (AllExceptUS)
大西 政彦 ONISHI, Masahiko [JP/JP]; JP (UsOnly)
イラリオノフ ミハイル  ILLARIONOV, Mikhail [RU/JP]; JP (UsOnly)
Inventors:
大西 政彦 ONISHI, Masahiko; JP
イラリオノフ ミハイル  ILLARIONOV, Mikhail; JP
Agent:
恩田 博宣 ONDA, Hironori; 岐阜県岐阜市大宮町2丁目12番地の1 12-1, Ohmiya-cho 2-chome Gifu-shi, Gifu 5008731, JP
Priority Data:
2008-32791724.12.2008JP
Title (EN) DISTORTION COMPENSATION CIRCUIT
(FR) CIRCUIT DE COMPENSATION DE DISTORSION
(JA) 歪補償回路
Abstract:
(EN) Disclosed is a distortion compensation circuit that efficiently compensates for distortion.  A distortion compensation circuit (20) comprises a sampling memory unit (21), which accumulates an input signal and an output signal from an amplifier (4), a model estimation unit (22), which reads the input and output signals that are accumulated upon the sampling memory unit (21), estimates a model that represents an input/output characteristic of the amplifier (4), and outputs a coefficient that denotes the model thus estimated, and a distortion compensation unit (23), which compensates for a distortion of the amplifier (4), based on the coefficient.  The distortion compensation circuit (20) further comprises a control unit (25), which causes the accumulation of the input signal and the output signal upon the sampling memory unit (21) of a predetermined length, and controls the sampling memory unit (21) to accumulate the input and output signals anew in order to obtain a new coefficient after the distortion compensation is carried out by the distortion compensation unit (23) according to the coefficient that is obtained from the input and output signals that have been accumulated upon the memory unit.
(FR) L'invention porte sur un circuit de compensation de distorsion qui compense efficacement une distorsion. Un circuit de compensation de distorsion (20) comprend une unité de mémoire d'échantillonnage (21), qui accumule un signal d'entrée et un signal de sortie provenant d'un amplificateur (4), une unité d'estimation de modèle (22), qui lit les signaux d'entrée et de sortie qui sont accumulés sur l'unité de mémoire d'échantillonnage (21), estime un modèle qui représente une caractéristique d'entrée/sortie de l'amplificateur (4), et délivre un coefficient qui représente le modèle ainsi estimé, et une unité de compensation de distorsion (23), qui compense une distorsion de l'amplificateur (4), sur la base du coefficient. Le circuit de compensation de distorsion (20) comprend en outre une unité de commande (25), qui cause l'accumulation du signal d'entrée et du signal de sortie sur l'unité de mémoire d'échantillonnage (21) d'une longueur prédéterminée, et commande l'unité de mémoire d'échantillonnage (21) pour accumuler les signaux d'entrée et de sortie de nouveau pour obtenir un nouveau coefficient après que la compensation de distorsion a été réalisée par l'unité de compensation de distorsion (23) selon le coefficient qui est obtenu à partir des signaux d'entrée et de sortie qui ont été accumulés sur l'unité de mémoire.
(JA)  効率よく歪補償を行う歪補償回路。歪補償回路20は、増幅器4の入力信号及び出力信号を蓄積するサンプリングメモリ部21と、サンプリングメモリ部21に蓄積される前記入出力信号を読み出して、増幅器4の入出力特性を表すモデルを推定し、推定したモデルを示す係数を出力するモデル推定部22と、前記係数に基づいて増幅器4の歪補償を行う歪補償部23とを含む。また、歪補償回路20は、サンプリングメモリ部21に所定時間分の前記入力信号及び前記出力信号を蓄積させるとともに、前記メモリ部に蓄積された前記入出力信号から得られる前記係数による歪補償が歪補償部23によって行われた後に、新たな係数を得るための前記入出力信号を再蓄積するようにサンプリングメモリ部21を制御する制御部25をさらに含む。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)
Also published as:
EP2378659US20110254623CN102265507RU2011129994CA2748191KR1020110099132
BRPI0923977IN4726/DELNP/2011