Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2010073510) INFORMATION PROCESSOR AND MEMORY CONTROL METHOD THEREFOR
Latest bibliographic data on file with the International Bureau

Considered void 20.08.2010


Pub. No.: WO/2010/073510 International Application No.: PCT/JP2009/006688
Publication Date: 01.07.2010 International Filing Date: 08.12.2009
IPC:
G06F 11/20 (2006.01) ,G06F 15/167 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
11
Error detection; Error correction; Monitoring
07
Responding to the occurrence of a fault, e.g. fault tolerance
16
Error detection or correction of the data by redundancy in hardware
20
using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
15
Digital computers in general; Data processing equipment in general
16
Combinations of two or more digital computers each having at least an arithmetic unit, a programme unit and a register, e.g. for a simultaneous processing of several programmes
163
Interprocessor communication
167
using a common memory, e.g. mailbox
Applicants:
日本電気株式会社 NEC Corporation [JP/JP]; 東京都港区芝五丁目7番1号 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001, JP (AllExceptUS)
畠山智 HATAKEYAMA, Satoshi [JP/JP]; JP (UsOnly)
Inventors:
畠山智 HATAKEYAMA, Satoshi; JP
Agent:
棚井澄雄 TANAI, Sumio; 東京都千代田区丸の内一丁目9番2号 1-9-2, Marunouchi, Chiyoda-ku, Tokyo 1006620, JP
Priority Data:
2008-33298426.12.2008JP
Title (EN) INFORMATION PROCESSOR AND MEMORY CONTROL METHOD THEREFOR
(FR) PROCESSEUR D'INFORMATION ET PROCÉDÉ DE CONTRÔLE D'ACCÈS MÉMOIRE ASSOCIÉ
(JA) 情報処理装置およびそのメモリ制御方法
Abstract:
(EN) Provided are a highly reliable information processor capable of switching from a current-use system to a standby system safely when a CPU of the current-use system malfunctions, and a memory control method therefor.  The current-use system allows writing to a first common memory accessible from the current-use system and the standby system only when writing notification data which is to be notified from the current-use system to the standby system, to the first common memory.  The current-use system writes the notification data to the first common memory, and then, notifies the standby system of the fact that the notification data has been written in the first common memory.  The standby system is notified from the current-use system that the notification data has been written in the first common memory, and then, reads out the notification data from the first common memory, stores the notification data in a memory of the standby system accessible only from the standby system, and notifies the current-use system of the fact that the notification data has been read out from the first common memory.  After the current-use system is switched to the standby system, the standby system executes processing using the notification data stored in the memory of the standby system.
(FR) L'invention concerne un processeur d'information extrêmement fiable capable de commuter d'un système d'usage courant à un système de secours en toute sécurité lorsqu'une UC du système d'usage courant fonctionne mal et un procédé de contrôle d'accès mémoire associé. Le système d'usage courant permet l'écriture vers une première mémoire commune accessible depuis le système d'usage courant et depuis le système de secours uniquement lors de l'écriture de données de notification devant être notifiées par le système d'usage courant au système de secours, vers la première mémoire commune. Le système d'usage courant écrit les données de notification dans la première mémoire commune et notifie ensuite au système de secours le fait que les données de notification ont été écrites dans la première mémoire commune. Le système de secours est informé par le système d'usage courant que les données de notification ont été écrites dans la première mémoire commune et lit ensuite les données de notification issues de la première mémoire commune, stocke les données de notification dans une mémoire du système de secours accessible uniquement depuis le système de secours et notifie le système d'usage courant du fait que les données de notification ont été restituées par la première mémoire commune. Une fois que le système d'usage courant est commuté sur le système de secours, le système de secours exécute le traitement en utilisant les données de notification stockées dans la mémoire du système de secours.
(JA)  現用系のCPUが異常になったときに、安全に現用系から待機系へ切り換えることが可能な高い信頼性を保障する情報処理装置およびそのメモリ制御方法を提供する。現用系は、現用系から待機系に通知する通知データを現用系および待機系からアクセス可能な第1の共用メモリに書き込むときのみ、第1の共用メモリへの書き込みを許可する。現用系は、通知データを第1の共用メモリに書き込むと、通知データを第1の共用メモリに書き込み済みであることを待機系に通知する。待機系は、通知データが第1の共用メモリに書き込み済みであることを現用系から通知されると、通知データを第1の共用メモリから読み出し、待機系からのみアクセス可能な待機系のメモリに通知データを保存し、通知データを第1の共用メモリから読み出し済みであることを現用系に通知する。待機系は、現用系から待機系に切り替わると、待機系のメモリに保存された通知データを用いて処理を実行する。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)