WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010033853) ADAPTIVE CALIBRATION FOR DIGITAL PHASE-LOCKED LOOPS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/033853    International Application No.:    PCT/US2009/057550
Publication Date: 25.03.2010 International Filing Date: 18.09.2009
IPC:
H03L 7/091 (2006.01)
Applicants: QUALCOMM Incorporated [US/US]; Attn: International Ip Administration 5775 Morehouse Drive San Diego, California 92121 (US) (For All Designated States Except US).
GENG, Jifeng [CN/US]; (US) (For US Only).
FILIPOVIC, Daniel F. [US/US]; (US) (For US Only).
KOMNINAKIS, Christos [GR/US]; (US) (For US Only)
Inventors: GENG, Jifeng; (US).
FILIPOVIC, Daniel F.; (US).
KOMNINAKIS, Christos; (US)
Agent: XU, Jiayu; Attn: International IP Administration 5775 Morehouse Drive San Diego, Califonia 92121 (US)
Priority Data:
12/233,400 18.09.2008 US
Title (EN) ADAPTIVE CALIBRATION FOR DIGITAL PHASE-LOCKED LOOPS
(FR) ETALONNAGE ADAPTATIF POUR BOUCLES NUMÉRIQUES À VERROUILLAGE DE PHASE
Abstract: front page image
(EN)Techniques for adaptively calibrating a TDC output signal in a digital phase-locked loop (DPLL). In an exemplary embodiment, a calibration factor multiplied to the TDC output signal is adaptively adjusted to minimize a magnitude function of a phase comparator output signal of the DPLL. In an exemplary embodiment, the calibration factor may be adjusted using an exemplary embodiment of the least-mean squares (LMS) algorithm. Further techniques for simplifying the adaptive algorithm for hardware implementation are described.
(FR)L'invention concerne des techniques pour étalonner de manière adaptative un signal de sortie TCD dans une boucle numérique à verrouillage de phase (DPLL). Dans un mode de réalisation pris en exemple, un facteur d'étalonnage multiplié par le signal de sortie TDC est réglé de manière adaptative pour minimiser une fonction d'amplitude de signal de sortie de comparateur de phase de DPLL. Dans un autre mode de réalisation pris en exemple, le facteur d'étalonnage peut être réglé au moyen de l'algorithme des moindres carrés (LMS). L'invention concerne également d'autres techniques pour simplifier l'algorithme adaptatif afin de mettre en œuvre un matériel.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)