WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010033648) RECONFIGURABLE LOGIC AUTOMATA
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/033648    International Application No.:    PCT/US2009/057225
Publication Date: 25.03.2010 International Filing Date: 16.09.2009
IPC:
G06F 15/00 (2006.01)
Applicants: MASSACHUSETTS INSTITUTE OF TECHNOLOGY [US/US]; 77 Massachusetts Avenue Cambridge, MA 02139 (US) (For All Designated States Except US).
DALRYMPLE, David, Allen [US/US]; (US) (For US Only).
DEMAINE, Erik [US/US]; (US) (For US Only).
GERSHENFELD, Neil [US/US]; (US) (For US Only).
GREEN, Forrest [US/US]; (US) (For US Only).
KNAIAN, Ara [US/US]; (US) (For US Only)
Inventors: DALRYMPLE, David, Allen; (US).
DEMAINE, Erik; (US).
GERSHENFELD, Neil; (US).
GREEN, Forrest; (US).
KNAIAN, Ara; (US)
Agent: HENDERSON, Norma, E.; (US)
Priority Data:
12/422,491 13.04.2009 US
12/422,979 13.04.2009 US
61/192,178 16.09.2008 US
Title (EN) RECONFIGURABLE LOGIC AUTOMATA
(FR) AUTOMATES LOGIQUES RECONFIGURABLES
Abstract: front page image
(EN)A family of reconfigurable asynchronous logic elements that interact with their nearest neighbors permits reconfigurable implementation of circuits that are asynchronous at the bit level, rather than at the level of functional blocks. These elements pass information by means of tokens. Each cell is self-timed, and cells that are configured as interconnect perform at propagation delay speeds, so no hardware non-local connections are needed. A reconfigurable asynchronous logic element comprises a set of edges for communication with at least one neighboring cell, each edge having an input for receiving tokens from neighboring cells and an output for transferring tokens to at least one neighboring cell, circuitry configured to perform a logic operation utilizing received tokens as inputs and to produce an output token reflecting the result of the logic operation, and circuitry.
(FR)L'invention porte sur une famille d'éléments logiques asynchrones reconfigurables qui interagissent avec leurs voisins les plus proches, laquelle famille permet une mise en œuvre reconfigurable de circuits qui sont asynchrones au niveau bit, plutôt qu'au niveau de blocs fonctionnels. Ces éléments font passer des informations au moyen de jetons. Chaque cellule est autosynchronisée, et des cellules qui sont configurées comme interconnectées fonctionnent à des vitesses de temps de propagation, par conséquent aucune connexion non locale matérielle n'est nécessaire. Un élément logique asynchrone reconfigurable comprend un ensemble de bords pour une communication avec au moins une cellule voisine, chaque bord ayant une entrée pour recevoir des jetons provenant de cellules voisines et une sortie pour transférer des jetons à au moins une cellule voisine, un circuit configuré pour effectuer une opération logique en utilisant des jetons reçus en tant qu'entrées et pour produire un jeton de sortie reflétant le résultat de l'opération logique, et un circuit.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)