WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010032727) SAMPLE-AND-HOLD CIRCUIT AND METHOD FOR CONTROLLING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/032727    International Application No.:    PCT/JP2009/066096
Publication Date: 25.03.2010 International Filing Date: 15.09.2009
IPC:
H03K 17/687 (2006.01), H03F 3/45 (2006.01), H03K 17/00 (2006.01)
Applicants: NEC CORPORATION [JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001 (JP) (For All Designated States Except US).
NOGUCHI, Hidemi [JP/JP]; (JP) (For US Only)
Inventors: NOGUCHI, Hidemi; (JP)
Agent: KATO, Asamichi; (JP)
Priority Data:
2008-238198 17.09.2008 JP
Title (EN) SAMPLE-AND-HOLD CIRCUIT AND METHOD FOR CONTROLLING SAME
(FR) CIRCUIT D'ÉCHANTILLONNAGE ET MAINTIEN ET SON PROCÉDÉ DE COMMANDE
(JA) サンプルホールド回路およびその制御方法
Abstract: front page image
(EN)Power efficiency is improved by reducing wasteful current consumption during the duration of a hold period.  A sample-and-hold circuit provided with an input stage amplifier circuit for amplifying an input signal and a hold circuit for holding the output signal of the input stage amplifier circuit with a sampling clock signal as a trigger comprises a hold circuit bias current switching circuit for switching the bias current of the hold circuit to a first different circuit which is functionally independent of the sample-and-hold circuit to supply the current to the first different circuit when the hold circuit is in the middle of the hold period.
(FR)Selon l'invention, le rendement de puissance est amélioré par réduction d'une consommation de courant gaspillée pendant la durée d'une période de maintien. L'invention porte sur un circuit d'échantillonnage et maintien comprenant un circuit amplificateur d’étage d’entrée pour amplifier un signal d'entrée et un circuit de maintien pour maintenir le signal de sortie du circuit amplificateur d’étage d’entrée à l'aide d'un signal d'horloge d'échantillonnage en tant que déclencheur, lequel circuit d'échantillonnage et maintien comprend un circuit de commutation de courant de polarisation de circuit de maintien pour commuter le courant de polarisation du circuit de maintien vers un premier circuit différent qui est fonctionnellement indépendant du circuit d'échantillonnage et maintien afin de fournir le courant au premier circuit différent lorsque le circuit de maintien est au milieu de la période de maintien.
(JA) 本発明の目的は、ホールド期間中に、無駄な消費電流を減らして電力効率を向上させることである。入力信号を増幅する入力段増幅回路と、サンプリングクロック信号をトリガーとして入力段増幅回路の出力信号を保持するホールド回路と、を備えるサンプルホールド回路であって、ホールド回路がホールド期間中である場合に、ホールド回路のバイアス電流を、サンプルホールド回路と機能的に独立した第1の別回路に切り替えて該回路に供給するホールド回路バイアス電流切替回路を備える(図1)。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)