WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010031158) CACHE FILTERING USING ACTIVE ROWS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/031158    International Application No.:    PCT/CA2009/001169
Publication Date: 25.03.2010 International Filing Date: 25.08.2009
IPC:
G06F 12/02 (2006.01)
Applicants: MOSAID TECHNOLOGIES INCORPORATED [CA/CA]; 11 Hines Road, Suite 203 Ottawa , Ontario K2K 2X1 (CA) (For All Designated States Except US).
MEKHIEL, Nagi Nassief [CA/CA]; (CA) (For US Only)
Inventors: MEKHIEL, Nagi Nassief; (CA)
Agent: HAMMOND, Daniel; (CA)
Priority Data:
12/211,159 16.09.2008 US
Title (EN) CACHE FILTERING USING ACTIVE ROWS
(FR) FILTRAGE DE MÉMOIRE CACHE AU MOYEN DE RANGÉES ACTIVES
Abstract: front page image
(EN)A method and apparatus used within memory and data processing that reduces the number of references allowed in processor cache by using active rows to reject references that are less frequently used from the cache. Comparators within a memory controller are used to generate a signal indicative of a row hit or miss, which signal is then applied to one or more demultiplexers to enable or disable transfer of a memory reference to processor cache locations. The cache may be level one (L1) or level two (L2) caches including data and or instructions or some combination of L1, L2, data, and instructions.
(FR)L'invention concerne un procédé et un appareil utilisés lors du traitement de mémoire et de données, qui réduisent le nombre de références autorisées dans une mémoire cache de processeur au moyen de rangées actives pour rejeter les références qui sont moins fréquemment utilisées de la mémoire cache. Des comparateurs dans un contrôleur de mémoire sont utilisés pour générer un signal indicatif d'une réussite ou d'un échec de rangée, ce signal étant ensuite appliqué à un ou plusieurs démultiplexeurs pour activer ou désactiver le transfert d'une référence de mémoire vers des emplacements de mémoire cache de processeur. La mémoire cache peut être une mémoire cache de niveau un (L1) ou de niveau deux (L2) comprenant des données et/ou des instructions, ou une certaine combinaison de L1, de L2, de données et d'instructions.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)