WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010030968) METHOD AND APPARATUS FOR ENHANCING THE TRIGGERING OF AN ELECTROSTATIC DISCHARGE PROTECTION DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/030968    International Application No.:    PCT/US2009/056785
Publication Date: 18.03.2010 International Filing Date: 14.09.2009
IPC:
H01L 23/60 (2006.01)
Applicants: ALTERA CORPORATION [US/US]; 101 Innovation Drive San Jose, CA 95134 (US) (For All Designated States Except US).
GALLERANO, Antonio [US/US]; (US) (For US Only).
WATT, Jeffrey, T. [US/US]; (US) (For US Only)
Inventors: GALLERANO, Antonio; (US).
WATT, Jeffrey, T.; (US)
Agent: CHO, Lawrence, M.; (US)
Priority Data:
12/283,725 15.09.2008 US
Title (EN) METHOD AND APPARATUS FOR ENHANCING THE TRIGGERING OF AN ELECTROSTATIC DISCHARGE PROTECTION DEVICE
(FR) PROCÉDÉ ET APPAREIL POUR AMÉLIORER LE DÉCLENCHEMENT D’UN DISPOSITIF DE PROTECTION CONTRE DÉCHARGES ÉLECTROSTATIQUES
Abstract: front page image
(EN)An electrostatic discharge (ESD) protection circuit for protecting a semiconductor device that includes a metal oxide semiconductor field effect transistor (MOSFET) providing a first path from a source of an electrostatic charge to ground. The ESD protection circuit also includes an NPN bipolar transistor providing a second path from the source of the electrostatic charge to ground. The ESD protection circuit also includes a regulation component coupled in series to a base of the NPN bipolar transistor to provide an amount of resistance when the semiconductor device is off and to provide a reduced amount of resistance when the semiconductor device is on.
(FR)L’invention concerne un circuit de protection cotre décharges électrostatiques (ESD) destiné à protéger un dispositif à semi-conducteur comprenant un transistor semi-conducteur à effet de champ à grille métal-oxyde (MOSFET), qui assure un premier trajet entre une source de charge électrostatique et la terre. Le circuit de protection ESD comprend également un transistor bipolaire NPN assurant un second trajet entre la source de charge électrostatique et la masse. Le circuit de protection ESD comprend également un composant de régulation couplé en série à une base du transistor bipolaire NPN afin de fournir une certaine quantité de résistance lorsque le dispositif à semi-conducteur est arrêté et à fournir une quantité de résistance réduite lorsque le dispositif à semi-conducteur est en marche.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)