WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010030068) METHOD FOR PHASE TRANSITION OF AMORPHOUS MATERIAL
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/030068    International Application No.:    PCT/KR2009/002625
Publication Date: 18.03.2010 International Filing Date: 19.05.2009
IPC:
H01L 21/8247 (2006.01)
Applicants: KYUNGHEE UNIVERSITY INDUSTRIAL & ACADEMIC COLLABORATION FOUNDATION [KR/KR]; 1 Hoegi-dong, Dongdaemun-gu Seoul 130-701 (KR) (For All Designated States Except US).
JANG, Jin [KR/KR]; (KR) (For US Only).
OH, Jae-Hwan [KR/KR]; (KR) (For US Only).
KANG, Dong-Han [KR/KR]; (KR) (For US Only).
CHEON, Jun-Hyuk [KR/KR]; (KR) (For US Only)
Inventors: JANG, Jin; (KR).
OH, Jae-Hwan; (KR).
KANG, Dong-Han; (KR).
CHEON, Jun-Hyuk; (KR)
Agent: KIM, Inhan; (KR)
Priority Data:
10-2008-0088855 09.09.2008 KR
Title (EN) METHOD FOR PHASE TRANSITION OF AMORPHOUS MATERIAL
(FR) PROCÉDÉ DE TRANSITION DE PHASE DE MATÉRIAU AMORPHE
Abstract: front page image
(EN)Disclosed herein is a method of crystallizing an amorphous material for use in fabrication of thin film transistors. The method includes forming an amorphous silicon layer on a substrate, depositing a Ni metal layer on part of the amorphous silicon layer, and heat-treating the amorphous silicon layer to cause phase transition of the amorphous silicon, wherein the Ni metal layer is deposited to an average thickness of 0.79Å or less. The method can crystallize an amorphous material for use in thin film transistors using the metal induced lateral crystallization while restricting thickness and density of Ni, thereby minimizing current leakage in the thin film transistor.
(FR)L’invention concerne un procédé de cristallisation d’un matériau amorphe que l’on utilise dans la fabrication de transistors à film fin. Le procédé consiste à former une couche de silicium amorphe sur un substrat, à déposer une couche métallique de Ni sur une partie de la couche de silicium amorphe, et à traiter thermiquement la couche de silicium amorphe de manière à entraîner la transition de phase du silicium amorphe, la couche métallique de Ni étant déposée sur une épaisseur moyenne de 0,79 Å ou moins. Le procédé permet de cristalliser un matériau amorphe que l’on utilise dans des transistors à film fin, en recourant à une cristallisation latérale induite par métal tout en limitant l’épaisseur et la densité du Ni, ce qui permet de minimiser les fuites de courant dans le transistor à film fin.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)