WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010029794) DATA PROCESSING DEVICE AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/029794    International Application No.:    PCT/JP2009/059738
Publication Date: 18.03.2010 International Filing Date: 28.05.2009
IPC:
G06F 12/04 (2006.01)
Applicants: Renesas Electronics Corporation [JP/JP]; 1753, Shimonumabe, Nakahara-ku, Kawasaki-shi, Kanagawa 2118668 (JP) (For All Designated States Except US).
ISHIKAWA Naoshi [JP/JP]; (JP) (For US Only).
IKARI Seiji [JP/JP]; (JP) (For US Only).
NAGAYAMA Hiromi [JP/JP]; (JP) (For US Only)
Inventors: ISHIKAWA Naoshi; (JP).
IKARI Seiji; (JP).
NAGAYAMA Hiromi; (JP)
Agent: YOSHITAKE Hidetoshi; 10th floor, Sumitomo-seimei OBP Plaza Bldg., 4-70, Shiromi 1-chome, Chuo-ku, Osaka-shi, Osaka 5400001 (JP)
Priority Data:
2008-234768 12.09.2008 JP
Title (EN) DATA PROCESSING DEVICE AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
(FR) DISPOSITIF DE TRAITEMENT DE DONNÉES ET DISPOSITIF À SEMI-CONDUCTEURS DE CIRCUIT INTÉGRÉ
(JA) データ処理装置及び半導体集積回路装置
Abstract: front page image
(EN)Provided is a data processing device capable of, in a bi-endian system, sharing a program and a vector table regardless the types of endian systems. Commands are fixed to a little endian system, and the data endian used during a command execution is variable. The size of each vector address in the vector table is 32 bits, and the number of bits during a data access is 32 bits at a maximum. A CPU fetches a command and, before the execution of the fetched command, accesses a memory to obtain 32 bit data, for example. In this case, the CPU controls an aligner so that the address and alignment of data stored at each address assigned to each byte of a data register matches the address and alignment of data determined according to the little endian of the commands.
(FR)La présente invention concerne un dispositif de traitement de données capable, dans un système biboutiste, de partager un programme et une table vectorielle quels que soient les types de systèmes boutistes. Des commandes sont fixées à un système petit-boutiste, et le boutisme des données utilisées pendant l'exécution d'une commande est variable. La taille de chaque adresse de vecteur dans la table vectorielle est de 32 bits, et le nombre de bits pendant un accès de données est de 32 bits au maximum. Une UCT récupère une commande et, avant l'exécution de la commande récupérée, accède à une mémoire pour obtenir des données de 32 bits, par exemple. Dans ce cas, l'UCT contrôle un aligneur de sorte que l'adresse et l'alignement des données stockées au niveau de chaque adresse attribuée à chaque octet d'un registre de données correspondent à l'adresse et à l'alignement des données déterminées en fonction du petit-boutisme des commandes.
(JA) 本発明は、バイエンディアン方式に於いて、エンディアンの種類に拘らず、プログラムを共通に使用出来、且つ、ベクタテーブルを共通化可能なデータ処理装置を提供する。命令はリトルエンディアンに固定されており、命令実行時に用いられるデータのエンディアンは可変である。ベクタテーブルの各ベクタアドレスのサイズは32ビットであり、データアクセス時のビット数は、最大で32ビットである。CPUが、命令フェッチを行い、フェッチした命令の実行の前に、例えばメモリに対して32ビットデータアクセスを行う。その際、CPUは、データのエンディアンの種類に依存することなく、データレジスタのバイト単位での各番地に格納されるデータの番地及びアライメントが、命令のリトルエンディアンで定まるデータの番地及びアライメントと同一となる様に、アライナを制御する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)