WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010029098) LEVEL SHIFTER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/029098    International Application No.:    PCT/EP2009/061675
Publication Date: 18.03.2010 International Filing Date: 09.09.2009
IPC:
H03K 3/356 (2006.01), H03K 5/08 (2006.01), H03K 17/22 (2006.01), G06F 1/26 (2006.01), G06F 1/28 (2006.01), H03F 3/45 (2006.01)
Applicants: NXP B.V. [NL/NL]; High Tech Campus 60 NL-5656 AG Eindhoven (NL) (For All Designated States Except US).
GROENEWEG, Willem [CH/CH]; (CH) (For US Only)
Inventors: GROENEWEG, Willem; (CH)
Agent: ZAPALOWICZ, Francis; (DE)
Priority Data:
08105304.3 11.09.2008 EP
Title (EN) LEVEL SHIFTER
(FR) DISPOSITIF DE RÉTABLISSEMENT DU NIVEAU ZÉRO
Abstract: front page image
(EN)A level shifter (21) comprises a first stage (22) and a second stage (23). The first stage (22) comprises first and second inputs (34, 35) and is configured to generate a first signal (37) which indicates in a first state if either at least one of at least two first power voltages (Vdig, Vdda) provided for circuitries (38, 39) is unavailable or in a second state if each of the first power voltages (Vdig, Vdda) is available at the first and second inputs (34, 35). The second stage (23) comprises an output (51-54) and is configured to switch a second power voltage (Vbat) through to be present at the output (51-54) only if the first signal (37) is in its second state.
(FR)La présente invention concerne un dispositif de rétablissement du niveau zéro (21) qui comprend un premier étage (22) et un second étage (23). Le premier étage (22) comprend des première et seconde entrées (34, 35) et il est configuré de façon à produire un premier signal (37) qui indique, dans un premier état, si au moins une d’au moins deux premières tensions d'alimentation (Vdig, Vdda) destinées à des circuits (38, 39) n'est pas disponible ou bien, dans un second état, si chacune des premières tensions d'alimentation (Vdig, Vdda) est disponible aux première et seconde entrées (34, 35). Le second étage (23) comprend une sortie (51-54) et il est configuré de façon à commuter une seconde tension d'alimentation (Vbat) et à faire en sorte qu'elle soit présente à la sortie (51-54) uniquement si le premier signal (37) se trouve dans son second état.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)