WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010024987) METHODS OF FABRICATING SEMICONDUCTOR STRUCTURES OR DEVICES USING LAYERS OF SEMICONDUCTOR MATERIAL HAVING SELECTED OR CONTROLLED LATTICE PARAMETERS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/024987    International Application No.:    PCT/US2009/051505
Publication Date: 04.03.2010 International Filing Date: 23.07.2009
IPC:
H01L 21/18 (2006.01), H01L 21/762 (2006.01), H01L 33/00 (2010.01)
Applicants: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES [FR/FR]; Chemin Des Franques Parc Technologique Des Fontaines F-38190 Bernin (FR) (For All Designated States Except US).
ARENA, Chantal [US/US]; (US) (For US Only)
Inventors: ARENA, Chantal; (US)
Agent: JOHANSON, Kevin, K.; (US)
Priority Data:
61/092,373 27.08.2008 US
Title (EN) METHODS OF FABRICATING SEMICONDUCTOR STRUCTURES OR DEVICES USING LAYERS OF SEMICONDUCTOR MATERIAL HAVING SELECTED OR CONTROLLED LATTICE PARAMETERS
(FR) PROCÉDÉS DE FABRICATION DE STRUCTURES OU DE DISPOSITIFS SEMI-CONDUCTEURS UTILISANT DES COUCHES DE MATÉRIAU SEMI-CONDUCTEUR PRÉSENTANT DES PARAMÈTRES DE RÉSEAU CRISTALLIN SÉLECTIONNÉS OU CONTRÔLÉS
Abstract: front page image
(EN)Methods of fabricating semiconductor devices or structures include bonding a layer of semiconductor material to another material at a temperature, and subsequently changing the temperature of the layer of semiconductor material. The another material may be selected to exhibit a coefficient of thermal expansion such that, as the temperature of the layer of semiconductor material is changed, a controlled and/or selected lattice parameter is imparted to or retained in the layer of semiconductor material. In some embodiments, the layer of semiconductor material may comprise a III-V type semiconductor material, such as, for example, indium gallium nitride. Novel intermediate structures are formed during such methods. Engineered substrates include a layer of semiconductor material having an average lattice parameter at room temperature proximate an average lattice parameter of the layer of semiconductor material previously attained at an elevated temperature.
(FR)Les procédés selon l’invention de fabrication de dispositifs ou de structures semi-conducteurs consistent à lier une couche d’un matériau semi-conducteur à un autre matériau à une certaine température, puis à modifier la température de la couche de matériau semi-conducteur. L’autre matériau peut être sélectionné pour présenter un coefficient d’expansion thermique tel que, lorsque la température de la couche de matériau semi-conducteur est modifiée, un paramètre de réseau cristallin contrôlé et/ou sélectionné est imparti à ou retenu dans la couche de matériau semi-conducteur. Dans certains modes de réalisation, la couche de matériau semi-conducteur peut comprendre un matériau semi-conducteur de type III-V, comme, par exemple, un nitrure d’indium et de gallium. Des structures intermédiaires innovantes sont formées pendant de tels procédés. Les substrats développés comprennent une couche de matériau semi-conducteur présentant un paramètre de réseau cristallin moyen à température ambiante proche d’un paramètre de réseau cristallin moyen de la couche de matériau semi-conducteur atteint préalablement à une température élevée.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)