WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010024942) DIRECT DIGITAL SYNTHESIZER FOR REFERENCE FREQUENCY GENERATION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/024942    International Application No.:    PCT/US2009/004930
Publication Date: 04.03.2010 International Filing Date: 28.08.2009
IPC:
H03L 7/187 (2006.01), H03L 7/193 (2006.01)
Applicants: RESONANCE SEMICONDUCTOR CORPORATION [US/US]; 425 N. Craig Street Suite 500 Pittsburgh, PA 15213 (US) (For All Designated States Except US).
CARLEY, L., Richard [US/US]; (US) (For US Only).
TSANGAROPOULOS, Anthony, L. [US/US]; (US) (For US Only).
TARVAINEN, Esa [FI/AT]; (AT) (For US Only)
Inventors: CARLEY, L., Richard; (US).
TSANGAROPOULOS, Anthony, L.; (US).
TARVAINEN, Esa; (AT)
Agent: PALISI, Thomas, M.; (US)
Priority Data:
12/229,948 28.08.2008 US
Title (EN) DIRECT DIGITAL SYNTHESIZER FOR REFERENCE FREQUENCY GENERATION
(FR) SYNTHÉTISEUR NUMÉRIQUE DIRECT POUR GÉNÉRATION D’UNE FRÉQUENCE DE RÉFÉRENCE
Abstract: front page image
(EN)A direct digital frequency synthesizer having a mult i-modulus divider, a numerically controlled oscillator and a programmable delay generator. The multi-modulus divider receives an input clock having an input pulse frequency fosc and outputs some integer fraction of those pulses at an instantaneous frequency fVp that is some integer fraction (1/P) of the input frequency. The multi-modulus divider selects between at least two ratios of P(1/P or 1/P+1) in response to a signal from the numerically controlled oscillator. The numerically controlled oscillator receives a value which is the accumulator increment (i.e. the number of divided pulse edges) required before an overflow occurs that causes the multi-modulus divider to change divider ratios in response to receiving an overflow signal. The numerically controlled oscillator also outputs both the overflow signal and a delay signal to the delay generator that further controls the frequency of the multi-modulus divider output signal (Vp) to provide an output signal (VD) with an fOuτ that has improved phase and timing jitter performance over prior art direct digital frequency synthesizer architectures.
(FR)La présente invention concerne un synthétiseur de fréquence numérique directe comportant un diviseur à modules multiples, un oscillateur à commande numérique et un générateur de retard programmable. Le diviseur à modules multiples reçoit un signal d’horloge d’entrée présentant une fréquence d’impulsion d’entrée fosc et émet une certaine fraction de nombre entier de ces impulsions à une fréquence instantanée fVp qui est une certaine fraction de nombre entier (1/P) de la fréquence d’entrée. Le diviseur à modules multiples choisit entre au moins deux rapports de P(1/P ou 1/P+1) en réponse à un signal provenant de l’oscillateur à commande numérique. Ledit oscillateur reçoit une valeur qui est l’incrément de l’accumulateur (à savoir, le nombre de bords d’impulsions divisées) requis avant qu’un dépassement se produise et amène ledit diviseur à changer les rapports de diviseur en réponse à la réception d’un signal de dépassement. Ledit oscillateur émet également à la fois le signal de dépassement et un signal de retard vers le générateur de retard qui commande en outre la fréquence du signal de sortie du diviseur à modules multiples (Vp) pour doter un signal de sortie (VD) d’un fOut qui présente une performance de phase et d’instabilité de synchronisation améliorée par rapport aux architectures de synthétiseur de fréquence numérique directe de l’art antérieur.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)