WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010024433) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/024433    International Application No.:    PCT/JP2009/065171
Publication Date: 04.03.2010 International Filing Date: 31.08.2009
IPC:
H01L 21/336 (2006.01), H01L 29/78 (2006.01)
Applicants: ROHM CO., LTD. [JP/JP]; 21, Saiin Mizosaki-cho, Ukyo-ku, Kyoto-shi, Kyoto 6158585 (JP) (For All Designated States Except US).
NAKAJIMA, Toshio [JP/JP]; (JP) (For US Only)
Inventors: NAKAJIMA, Toshio; (JP)
Agent: MIYOSHI, Hidekazu; (JP)
Priority Data:
2008-223370 01.09.2008 JP
Title (EN) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
(FR) DISPOSITIF SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置およびその製造方法
Abstract: front page image
(EN)Provided are a semiconductor device and a manufacturing method thereof by which reverse recovery time can be reduced without increasing leakage current between the drain and the source. With the semiconductor device and manufacturing method thereof, a first base layer (12), a drain layer (10) that is provided on the back surface of the first base layer (12), second base layers (16) that are formed on the front surface of the first base layer (12), source layers (18) that are formed on the front surfaces of the second base layers (16), gate insulating films (20) that are disposed on the front surfaces of the source layers (18) and the second base layers (16), gate electrodes (22) that are disposed on the gate insulating films (20), column layers (14) that are formed inside the first base layer (12) below the second base layers (16) and the source layers (18) so as to face the drain layer (10), a drain electrode (28) that is provided on the drain layer (10), and a source electrode (26) that is provided on the source layers and the second base layers are provided.  The column layers (14) are irradiated with baryons and trap levels are formed locally.
(FR)L'invention porte sur un dispositif semi-conducteur et sur son procédé de fabrication permettant de réduire le temps de récupération inverse sans augmenter le courant de fuite entre le drain et la source. Ledit dispositif ainsi fabriqué comprend: une première couche de base (12); une couche drain (10) formée sur la surface arrière de la première couche de base (12); de deuxièmes couches de base (16) formées sur la surface avant de la première couche de base (12); des couches source (18) formées sur les surfaces avant des deuxièmes couches de base (16); des films d'isolation de grille (20) disposés sur les surfaces avant des couches source (18) et des deuxièmes couches de base (16); des électrodes de grille (22) disposées sur les films d'isolation de grille (20); des couches en colonne (14) formées à l'intérieur de la première couche de base (12) au-dessous des deuxièmes couches de base (16) et des couches source (18) afin de faire face à la couche drain (10); une électrode drain (28) disposée sur la couche drain (10); et une électrode source (26) disposée sur les couches source et sur les deuxièmes couches de base. Les couches en colonne (14) sont irradiées par des baryons, et des niveaux pièges sont formés localement.
(JA) ドレイン・ソース間のリーク電流を増大させずに逆回復時間を短縮する半導体装置およびその製造方法を提供する。  第1ベース層(12)と、第1ベース層(12)の裏面に設けられたドレイン層(10)と、第1ベース層(12)の表面に形成された第2ベース層(16)と、第2ベース層(16)の表面に形成されたソース層(18)と、ソース層(18)および第2ベース層(16)の表面上に配置されたゲート絶縁膜(20)と、ゲート絶縁膜(20)上に配置されたゲート電極(22)と、第2ベース層(16)およびソース層(18)の下部の第1ベース層(12)内にドレイン層(10)に対向して形成されたコラム層(14)と、ドレイン層(10)に設けられたドレイン電極(28)と、ソース層および第2ベース層に設けられたソース電極(26)とを備え、コラム層(14)に対して重粒子照射を行い、トラップレベルを局所的に形成した半導体装置およびその製造方法。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)