WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010024237) JUNCTION SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/024237    International Application No.:    PCT/JP2009/064766
Publication Date: 04.03.2010 International Filing Date: 25.08.2009
IPC:
H01L 29/80 (2006.01), H01L 21/28 (2006.01), H01L 21/331 (2006.01), H01L 21/337 (2006.01), H01L 29/423 (2006.01), H01L 29/73 (2006.01), H01L 29/808 (2006.01)
Applicants: HONDA MOTOR CO., LTD. [JP/JP]; 1-1, Minami-Aoyama 2-chome, Minato-ku, Tokyo 1078556 (JP) (For All Designated States Except US).
NONAKA, Kenichi [JP/JP]; (JP) (For US Only)
Inventors: NONAKA, Kenichi; (JP)
Agent: SHIMODA, Yo-ichiro; (JP)
Priority Data:
2008-217383 26.08.2008 JP
Title (EN) JUNCTION SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEURS À JONCTIONS ET SON PROCÉDÉ DE FABRICATION
(JA) 接合型半導体装置およびその製造方法
Abstract: front page image
(EN)Disclosed is a junction semiconductor device which achieves an increase in current amplification factor.  The junction semiconductor device comprises a recombination suppressing region (16) formed so as to cover at least the side surfaces of a gate region (13). The recombination suppressing region (16) is formed by a p- semiconductor having a resistivity higher than that of the gate region (13) or an n- semiconductor having a resistivity higher than that of a high resistive layer (14). Thus, the probability of recombination of electrons and holes in the region around the gate region or the like is reduced, and the recombination of the principal current flowing between the main electrodes and the control current flowing in the control electrode is suppressed, thereby enabling both an increase in the current amplification factor and an increase in the current density due to miniaturization.
(FR)L'invention concerne un dispositif à semi-conducteurs à jonctions qui permet d'assurer une hausse du facteur d'amplification de courant. Ce dispositif à semi-conducteurs à jonctions comprend une région d'élimination de recombinaison (16) formée de façon à recouvrir au moins les surfaces latérales d'une région de grille (13). La région d'élimination de recombinaison (16) est formée par un semi-conducteur p- qui présente une résistivité supérieure à celle de la région de grille (13) ou un semi-conducteur n- qui présente une résistivité supérieure à une couche à haute résistivité (14). Ainsi, la probabilité de recombinaison d'électrons et de trous dans une région située autour de la région de grille ou analogue est réduite, et la recombinaison d'un courant principal circulant entre les électrodes principales et un courant de commande circulant dans une électrode de commande est éliminée, ce qui permet d'assurer à la fois une hausse du facteur d'amplification de courant et une hausse de la densité de courant par l'intermédiaire d'une miniaturisation.
(JA) 電流増幅率を向上する接合型半導体装置が開示される。接合型半導体装置は、ゲート領域(13)の少なくとも側面を覆うように形成された再結合抑制領域(16)を有する。 再結合抑制領域(16)は、ゲート領域(13)よりも抵抗率の高いp半導体あるいは高抵抗層(14)よりも抵抗率の高いn半導体で形成されている。これにより、ゲート領域等の周囲領域での電子と正孔の再結合確率を低減し、主電極間に流れる主電流と制御電極に流れる制御電流との間の再結合を抑制し、電流増幅率を向上することができ、併せて微細化による電流密度の向上も実現することができる。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)