WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010023608) LOW COST MOS TRANSISTOR FOR RF APPLICATIONS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/023608    International Application No.:    PCT/IB2009/053707
Publication Date: 04.03.2010 International Filing Date: 24.08.2009
IPC:
H01L 21/28 (2006.01), H01L 21/336 (2006.01), H01L 29/423 (2006.01), H01L 29/49 (2006.01), H01L 29/78 (2006.01), H01L 21/265 (2006.01)
Applicants: NXP B.V. [NL/NL]; High Tech Campus 60 NL-5656 AG Eindhoven (NL) (For All Designated States Except US).
MEUNIER-BEILLARD, Philippe [FR/BE]; (GB) (For US Only).
HERINGA, Anco [NL/NL]; (GB) (For US Only).
DUFFY, Raymond, J. [IE/BE]; (GB) (For US Only)
Inventors: MEUNIER-BEILLARD, Philippe; (GB).
HERINGA, Anco; (GB).
DUFFY, Raymond, J.; (GB)
Agent: WILLIAMSON, Paul, L.; c/o NXP Semiconductors IP Department Betchworth House 57-65 Station Road Redhill Surrey RH1 1DL (GB)
Priority Data:
08162916.4 25.08.2008 EP
Title (EN) LOW COST MOS TRANSISTOR FOR RF APPLICATIONS
(FR) TRANSISTOR MOS À BAS COÛT POUR APPLICATIONS RF
Abstract: front page image
(EN)The present invention relates to a MOS transistor for RF applications with a notched gate. In summary, the present invention creates a lowly doped drain extention by enhanced diffusion due to high dose implants. The resulting higher overlap capacitance between the extention and the gate is remedied by making in this overlap area the distance between gate and extention larger by removal of part of the gate in the overlap area. The resulting transistor features a relatively high breakdown voltage, a relatively short channel length and a relatively low gate capacitance. This allows high frequency operation in combination with high operating voltages. The novelty is the combination in the processing of a method to process a notched gate and the usage of enhanced high concentration diffusion.
(FR)La présente invention porte sur un transistor MOS pour applications RF comportant une grille encochée. L'expression « métal-oxyde-semi-conducteur » fait référence à la structure physique de certains transistors à effet de champ, comprenant une électrode de grille métallique placée au-dessus d'un oxyde isolant, qui se trouve lui-même au-dessus d'un matériau semi-conducteur. Au lieu d'un métal (généralement de l'aluminium il y a très longtemps), les électrodes de grille actuelles (comprenant celles allant jusqu'au mode technologique 65 nanomètre) sont presque toujours faites d'un matériau différent, du polysilicium, mais les termes MOS et CMOS continuent toutefois à être utilisés pour les descendants modernes du processus d'origine. Les grilles métalliques ont fait leur retour avec l'apparition de matériaux diélectriques à constante diélectrique élevée dans le processus CMOS.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)