WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010023583) METHOD OF TESTING ANALOG CIRCUITRY IN AN INTEGRATED CIRCUIT DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/023583    International Application No.:    PCT/IB2009/053579
Publication Date: 04.03.2010 International Filing Date: 13.08.2009
IPC:
G01R 31/316 (2006.01), G01R 31/3167 (2006.01), G01R 31/319 (2006.01)
Applicants: NXP B.V. [NL/NL]; Hith Tech Campus 60 NL-5656 AG Eindhoven (NL) (For All Designated States Except US).
VAN DE LOGT, Leon [NL/NL]; (For US Only).
GRONTHOUD, Alexander, Guido [NL/NL]; (For US Only)
Inventors: VAN DE LOGT, Leon; .
GRONTHOUD, Alexander, Guido;
Agent: KROTT, Michel; (NL)
Priority Data:
08105141.9 26.08.2008 EP
Title (EN) METHOD OF TESTING ANALOG CIRCUITRY IN AN INTEGRATED CIRCUIT DEVICE
(FR) PROCÉDÉ DE TEST DE CIRCUITS ANALOGIQUES DANS UN DISPOSITIF À CIRCUITS INTÉGRÉS
Abstract: front page image
(EN)A built-in self test (BIST) scheme for testing analog circuitry in an integrated circuit device comprises applying test stimuli to a circuit under test (CUT), obtaining the responses of the circuit under test to the test stimuli and examining the responses to determine if the circuit under test is of an acceptable standard. The test stimuli are generated using pulse width modulation (PWM) techniques to provide high frequency test signals from low frequency signals. The test mode control uses the standard JTAG interface but with modification to enable effective control.
(FR)La présente invention concerne un schéma d’autotest intégré (BIST) permettant de tester des circuits analogiques dans un dispositif à circuits intégrés. Le schéma comprend l’application de stimuli de test à un circuit soumis à un test (CUT), l’obtention des réponses du circuit soumis au test aux stimuli du test et l’examen des réponses pour déterminer si le circuit soumis au test est de niveau acceptable. Les stimuli de test sont générés par des techniques de modulation d’impulsions en durée (MID) pour donner des signaux de test haute fréquence à partir de signaux basse fréquence. La commande de mode de test utilise l’interface JTAG standard, mais avec une modification pour activer la commande efficace.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)