WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010023499) METHOD FOR THE SYNTHESIS OF OPTIMAL ASYNCHRONOUS ON-CHIP COMMUNICATION NETWORKS FROM SYSTEM-LEVEL CONSTRAINTS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/023499    International Application No.:    PCT/IB2008/003568
Publication Date: 04.03.2010 International Filing Date: 25.08.2008
IPC:
H04L 12/28 (2006.01)
Applicants: FRITZ, David [US/US]; (US)
Inventors: FRITZ, David; (US)
Agent: CALDWELL, Michael; 4226 Rivermark Parkway Santa Clara, CA 95054 (US)
Priority Data:
Title (EN) METHOD FOR THE SYNTHESIS OF OPTIMAL ASYNCHRONOUS ON-CHIP COMMUNICATION NETWORKS FROM SYSTEM-LEVEL CONSTRAINTS
(FR) PROCÉDÉ POUR LA SYNTHÈSE DE RÉSEAUX DE COMMUNICATION SUR PUCE ASYNCHRONES OPTIMAUX À PARTIR DE CONTRAINTES DE NIVEAU SYSTÈME
Abstract: front page image
(EN)The invention provides chip designers a means to take advantage of ANoC interconnect, the combination of the two technologies, asynchronous circuits and Network on Chip (ANoC), enabling them to design large chips more easily and quickly than before. The designer develops a table of interconnect requirements, specifying the desired connections and certain constraints such as area, power, and latency. The invention develops a connectivity network utilizing a library of characterized components, then optimizes the network by selecting various alternative components from the library and examining alternative link width combinations. The optimized network is verified against the predetermined requirements. If the verification is successful a fabric file is provided. If the verification is not successful the optimization process is repeated provided some improvement has been made.
(FR)L'invention offre aux concepteurs de puces un moyen de profiter d'une interconnexion ANoC, la combinaison de deux technologies, les circuits asynchrones et le réseau sur puce (ANoC), leur permettant de concevoir des puces importantes plus facilement et plus rapidement qu'avant. Le concepteur développe une table d'exigences d'interconnexion, en spécifiant les connexions souhaitées et certaines contraintes telles que la surface, la puissance et la latence. L'invention développe un réseau de connectivité à l'aide d'une bibliothèque de composants caractérisés, puis optimise le réseau par la sélection de divers composants alternatifs provenant de la bibliothèque et l'examen des combinaisons de largeur de lien alternatives. Le réseau optimisé est vérifié par rapport aux exigences prédéterminées. Si la vérification est concluante, un fichier de matrice est obtenu. Si la vérification n'est pas concluante, le processus d'optimisation est répété à condition que certaines améliorations aient été faites.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)