WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009142280) PAIRED LOW-CHARACTERISTIC IMPEDANCE POWER SOURCE LINE AND GROUND LINE STRUCTURE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/142280    International Application No.:    PCT/JP2009/059386
Publication Date: 26.11.2009 International Filing Date: 21.05.2009
IPC:
H05K 1/02 (2006.01), H05K 3/28 (2006.01), H05K 9/00 (2006.01)
Applicants: MEISEI GAKUEN [JP/JP]; 1-6, Sakae-cho 1-chome, Fuchu-shi, Tokyo 1830051 (JP) (For All Designated States Except US).
SHIN-ETSU POLYMER CO., LTD. [JP/JP]; 3-5, Nihonbashi-honcho 4-chome, Chuo-ku, Tokyo 1030023 (JP) (For All Designated States Except US).
OTSUKA Kanji [JP/JP]; (JP) (For US Only).
AKIYAMA Yutaka [JP/JP]; (JP) (For US Only).
KAWAGUCHI Toshiyuki [JP/JP]; (JP) (For US Only).
TAHARA Kazutoki [JP/JP]; (JP) (For US Only)
Inventors: OTSUKA Kanji; (JP).
AKIYAMA Yutaka; (JP).
KAWAGUCHI Toshiyuki; (JP).
TAHARA Kazutoki; (JP)
Agent: SHIGA Masatake; (JP)
Priority Data:
2008-134348 22.05.2008 JP
Title (EN) PAIRED LOW-CHARACTERISTIC IMPEDANCE POWER SOURCE LINE AND GROUND LINE STRUCTURE
(FR) STRUCTURE DE LIGNE DE SOURCE D'ALIMENTATION ET DE LIGNE DE MASSE APPARIÉES À IMPÉDANCE CARACTÉRISTIQUE FAIBLE
(JA) 低特性インピーダンス電源・グランドペア線路構造
Abstract: front page image
(EN)Provided is a paired low-characteristic impedance power source line and ground line structure for which loop inductance is theoretically 0. The paired low-characteristic impedance power source line and ground line structure comprises a laminated sheet (1) wherein a metal wiring layer (20) having a power wire (21) and a ground wire (22) is provided on the surface of an insulating sheet (10), an insulating thin-film layer (31) that is provided to cover the power wire (21) and the ground wire (22), and a resistor layer (32) that is provided on the surface of the insulating thin-film layer (31).
(FR)L'invention porte sur une structure de ligne de source d'alimentation et de ligne de masse appariées à impédance caractéristique faible pour laquelle une inductance de boucle vaut théoriquement 0. La structure de ligne de source d'alimentation et de ligne de masse appariées à impédance caractéristique faible comprend une feuille stratifiée (1) dans laquelle une couche de câblage métallique (20) comprenant un fil d'alimentation (21) et un fil de masse (22) est formée sur la surface d'une feuille isolante (10), une couche de film mince isolant (31) qui est formée pour couvrir le fil d'alimentation (21) et le fil de masse (22), et une couche résistante (32) qui est formée sur la surface de la couche de film mince isolant (31).
(JA) ループインダクタンスが理論的に0となるような、低特性インピーダンス電源・グランドペア線路構造を提供する。絶縁シート(10)の表面に電源配線(21)およびグランド配線(22)を有する金属配線層(20)が設けられた積層シート(1)と、電源配線(21)およびグランド配線(22)を覆うように設けられた絶縁薄膜層(31)と、絶縁薄膜層(31)の表面に設けられた抵抗体層(32)とを有する低特性インピーダンス電源・グランドペア線路構造。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)