WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009142190) CODING OR DECODING CIRCUIT STRUCTURE WITH ERROR DETECTING CAPABILITY
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/142190    International Application No.:    PCT/JP2009/059167
Publication Date: 26.11.2009 International Filing Date: 19.05.2009
IPC:
H03M 13/01 (2006.01), G09C 1/00 (2006.01), H04L 9/10 (2006.01)
Applicants: NATIONAL INSTITUTE OF ADVANCED INDUSTRIAL SCIENCE AND TECHNOLOGY [JP/JP]; 3-1, Kasumigaseki 1-chome, Chiyoda-ku, Tokyo 1008921 (JP) (For All Designated States Except US).
SATOH Akashi [JP/JP]; (JP) (For US Only).
SUGAWARA Takeshi [JP/JP]; (JP) (For US Only).
HOMMA Naofumi [JP/JP]; (JP) (For US Only).
AOKI Takafumi [JP/JP]; (JP) (For US Only)
Inventors: SATOH Akashi; (JP).
SUGAWARA Takeshi; (JP).
HOMMA Naofumi; (JP).
AOKI Takafumi; (JP)
Priority Data:
2008-130361 19.05.2008 JP
Title (EN) CODING OR DECODING CIRCUIT STRUCTURE WITH ERROR DETECTING CAPABILITY
(FR) STRUCTURE DE CIRCUIT DE CODAGE OU DÉCODAGE AVEC CAPACITÉ DE DÉTECTION D’ERREUR
(JA) 誤り検出機能を備える符号化又は復号処理のための回路構成
Abstract: front page image
(EN)Provided are a coding circuit and a decoding circuit that reliably detect errors in operation mode, and reduce penalties to the circuit scale and operational speed.  When a coding process is executed at one stage, the coding circuit and decoding circuit execute a decoding process, at a preceding stage, as verification of the coding process in a directly previous cycle in parallel.  Decoded data is compared with data to be coded in the previous cycle to check if they match.  In the next cycle, data coded earlier at the stage is decoded, and is checked against data before the coding to check if they match.  A coding process is performed on the previously coded data at the next stage while new data is input to be subjected to a coding process at the preceding stage in parallel.
(FR)L’invention concerne un circuit de codage et un circuit de décodage qui permettent une détection fiable d’erreurs en mode de fonctionnement et réduisent les pénalités imposées au dimensionnement du circuit et à la vitesse opérationnelle. Lorsqu’un processus de codage est exécuté à un certain stade, le circuit de codage et le circuit de décodage exécutent en parallèle un processus de décodage à un stade précédent afin de vérifier le processus de codage dans un cycle immédiatement précédent. Des données décodées sont comparées aux données à coder dans le cycle précédent afin de vérifier si elles correspondent. Dans le cycle suivant, les données codées au cours du stade précédent sont décodées et vérifiées par rapport aux données avant le codage afin de vérifier si elles correspondent. Un processus de codage est exécuté sur les données précédemment codées lors du prochain stade tandis que de nouvelles données sont entrées pour être soumises en parallèle à un processus de codage au stade précédent.
(JA) 符号化・復号回路の動作時のエラー検出を確実に行い、かつ回路規模と動作速度に対するペナルティを軽微なものとする符号化回路及び復号回路が提供される。符号化回路及び復号回路は、あるステージにおいて符号化処理が実行されている時、その1つ前段のステージでは、直前のサイクルにおける符号化処理の検証としての復号処理が並行して実行される。復号されたデータは、直前のサイクルにおいて符号化の対象となったデータと比較されて、一致しているかどうかが調べられる。その次のサイクルでは、当該ステージにおいて先に符号化されたデータが復号され、符号化される前のデータと一致しているかどうかが調べられる。並行して、先に符号化されたデータに対して次段のステージで符号化処理が進められ、前段のステージには新たなデータが入力されて符号化処理が行われる。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)