WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/141950    International Application No.:    PCT/JP2009/001271
Publication Date: 26.11.2009 International Filing Date: 23.03.2009
H01L 21/822 (2006.01), H01L 21/66 (2006.01), H01L 27/04 (2006.01), H01L 27/10 (2006.01)
Applicants: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
NOMURA, Koichiro; (For US Only).
SAKAMOTO, Shoji; (For US Only).
NAKAI, Nobuyuki; (For US Only)
Inventors: NOMURA, Koichiro; .
SAKAMOTO, Shoji; .
NAKAI, Nobuyuki;
Agent: MAEDA, Hiroshi; Osaka-Marubeni Bldg., 5-7, Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 541-0053 (JP)
Priority Data:
2008-131381 19.05.2008 JP
(JA) 半導体集積回路
Abstract: front page image
(EN)Provided is a semiconductor integrated circuit (1) wherein a memory macro(2), such as DRAM, SRAM, ROM, flash memory or the like and a logic circuit (3) are mixedly mounted. Increase of normal pads (4) is suppressed by arranging an exclusive pad (5) for memory macro inspection on the memory macro (2), and increase of a chip area is suppressed. Furthermore, by fixing the arrangement position of the pad (5) arranged on the memory macro (2) by using the same memory macro, a single circuit measuring probe card, which is used for probe inspection of a plurality of memory macro hybrid semiconductor integrated circuits each of which has a memory macro mounted thereon, is shared, and low inspection cost is achieved.
(FR)L'invention porte sur un circuit intégré à semi-conducteur (1) dans lequel une macromémoire (2), telle qu'une mémoire vive dynamique (DRAM), une mémoire vive statique (SRAM), une mémoire morte (ROM), une mémoire flash ou analogues et un circuit logique (3) sont montés de façon mixte. Une augmentation de plots normaux (4) est supprimée par agencement d'un plot exclusif (5) pour une inspection de macromémoire sur la macromémoire (2), et une augmentation d'une aire de puce est supprimée. En outre, par fixation de la position d'agencement du plot (5) agencé sur la macromémoire (2) par utilisation de la même macromémoire, une carte de sonde de mesure de circuit unique, qui est utilisée pour une inspection par sonde d'une pluralité de circuits intégrés à semi-conducteur hybride de macromémoire dont chacun comprend une macromémoire montée sur lui, est partagée, et un coût d'inspection bas est obtenu.
(JA) DRAM、SRAM、ROM、フラッシュメモリなどのメモリマクロ(2)とロジック回路(3)とを混載した半導体集積回路(1)において、メモリマクロ(2)上にメモリマクロ検査専用パッド(5)を配置することによって、通常パッド(4)の増加を抑え、チップ面積の拡大を抑える。更に、メモリマクロ(2)上に配置したパッド(5)の配置位置を同一メモリマクロで固定することにより、メモリマクロを搭載した複数のメモリマクロ混載型半導体集積回路のプローブ検査で用いる1個測定用プローブカードを共用し、安価な検査コストを実現する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)