WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009141788) SEMICONDUCTOR DEVICES AND METHODS OF MANUFACTURE THEREOF
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/141788    International Application No.:    PCT/IB2009/052079
Publication Date: 26.11.2009 International Filing Date: 19.05.2009
IPC:
H01L 29/66 (2006.01), H01L 29/772 (2006.01), H01L 29/88 (2006.01)
Applicants: NXP B.V. [NL/NL]; High Tech Campus 60 NL-5656 AG Eindhoven (NL) (For All Designated States Except US).
PAWLAK, Bartlomiej Jan [PL/BE]; (GB) (For US Only)
Inventors: PAWLAK, Bartlomiej Jan; (GB)
Agent: WILLIAMSON, Paul, L.; (GB)
Priority Data:
08104046.1 21.05.2008 EP
Title (EN) SEMICONDUCTOR DEVICES AND METHODS OF MANUFACTURE THEREOF
(FR) DISPOSITIFS À SEMI-CONDUCTEURS ET LEURS PROCÉDÉS DE FABRICATION
Abstract: front page image
(EN)Semiconductor devices are described which involve resonant tunneling in their operation. Methods for the manufacture for such devices are also described. The devices include a fin (4) of electrode material which forms a first main electrode of the device (2,2') on an insulating substrate (6). A stack of layers is provided on the fin comprising a layer (10) of semiconductor material forming a quantum well layer sandwiched between layers (8,12) of dielectric material which form tunneling barrier layers. A layer (14) of electrode material over the stack forms a second main electrode. The device may be a diode, or a transistor in which further layers are provided which form a gate dielectric layer (16) and a gate electrode layer (18) over the stack.
(FR)La présente invention concerne des dispositifs à semi-conducteurs assurant un effet tunnel résonant dans leur fonctionnement. L’invention concerne également des procédés de fabrication de tels dispositifs. Les dispositifs comportant une ailette (4) en matériau d’électrode qui forme une première électrode principale du dispositif (2, 2’) sur un substrat isolant (6). Une empilement de couches est prévu sur l’ailette comportant une couche de matériau semi-conducteur formant une couche de puits quantiques interposée entre des couches (8, 12) de matériau diélectrique formant des couches de barrière par effet tunnel. Une couche (14) de matériau d’électrode au-dessus de l’empilement forme une seconde électrode principale. Le dispositif peut être une diode, ou un transistor dans lequel/laquelle d’autres couches sont prévues formant une couche diélectrique de grille (16) et une couche d’électrode de grille (18) au-dessus de l’empilement.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)