WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009140142) IMPLEMENTATION OF ARBITRARY GALOIS FIELD ARITHMETIC ON A PROGRAMMABLE PROCESSOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/140142    International Application No.:    PCT/US2009/043179
Publication Date: 19.11.2009 International Filing Date: 07.05.2009
IPC:
G06F 7/00 (2006.01)
Applicants: ASPEN ACQUISITION CORPORATION [US/US]; 5775 Morehouse Drive San Diego, CA 92121 (US) (For All Designated States Except US).
MOUDGILL, Mayan [IN/US]; (US) (For US Only)
Inventors: MOUDGILL, Mayan; (US)
Agent: ABUMERI,Mark M.; KNOBBE, MARTENS, OLSON & BEAR, LLP 2040 Main Street 14th Floor Irvine, CA 92614 (US)
Priority Data:
61/052,482 12.05.2008 US
Title (EN) IMPLEMENTATION OF ARBITRARY GALOIS FIELD ARITHMETIC ON A PROGRAMMABLE PROCESSOR
(FR) MISE EN ŒUVRE D'ARITHMÉTIQUE ARBITRAIRE DANS LE CORPS DE GALOIS SUR UN PROCESSEUR PROGRAMMABLE
Abstract: front page image
(EN)A method for a Galois Field multiply includes executing first and second instructions. The first inctruction includes receiving a first input, such as a first variable, receiving a second input, such as a second variable, performing a polynomial multiplication over GF(2m), using the first and second inputs, and producing a product. The second instruction includes receiving a third input, which may be the product from the first instruction, receiving a fourth input, which is a predetermined generator polynomial to operate upon the product, receiving a fifth input, which is a length of the predetermined generator polynomial, to limit operation of the predetermined generator polynomial upon the product, and computing, via the predetermined generator polynomial limited by the length, a modulus of the product with respect to a divisor. A hardware block is also described.
(FR)La présente invention concerne un procédé de multiplication dans le corps de Galois consistant à exécuter des première et seconde instructions. La première instruction consiste à recevoir une première entrée, telle qu'une variable, à recevoir une seconde entrée, telle qu'une seconde variable, à exécuter une multiplication polynomiale sur GF(2m), en utilisant les première et seconde entrées, et à obtenir un produit. La seconde instruction consiste à recevoir une troisième entrée, laquelle peut être le produit de la première instruction, à recevoir une quatrième entrée, qui est un polynôme générateur prédéterminé devant effectuer une opération sur le produit, à recevoir une cinquième entrée, qui est une longueur du polynôme générateur prédéterminé, pour limiter l'opération du polynôme générateur prédéterminé effectuée sur le produit, et à calculer, par l'intermédiaire du polynôme générateur prédéterminé limité par la longueur, un module du produit par rapport à un diviseur. Un bloc matériel est également décrit.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)