WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009139429) NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURING METHOD THEREOF
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/139429    International Application No.:    PCT/JP2009/058954
Publication Date: 19.11.2009 International Filing Date: 07.05.2009
IPC:
H01L 21/8247 (2006.01), H01L 27/115 (2006.01), H01L 29/786 (2006.01), H01L 29/788 (2006.01), H01L 29/792 (2006.01)
Applicants: SEMICONDUCTOR ENERGY LABORATORY CO., LTD. [JP/JP]; 398, Hase, Atsugi-shi, Kanagawa 2430036 (JP) (For All Designated States Except US).
ASAMI, Yoshinobu [JP/JP]; (JP) (For US Only)
Inventors: ASAMI, Yoshinobu; (JP)
Priority Data:
2008-129961 16.05.2008 JP
Title (EN) NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURING METHOD THEREOF
(FR) MÉMOIRE NON VOLATILE À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
Abstract: front page image
(EN)An object is to suppress reading error even in the case where writing and erasing are repeatedly performed. Further, another object is to reduce writing voltage and erasing voltage while increase in the area of a memory transistor is suppressed. A floating gate and a control gate are provided with an insulating film interposed therebetween over a first semiconductor layer for writing operation and erasing operation and a second semiconductor layer for reading operation which are provided over a substrate; injection and release of electrons to and from the floating gate are performed using the first semiconductor layer; and reading is performed using the second semiconductor layer.
(FR)L'un des objectifs est de supprimer une erreur de lecture même si l'écriture et l'effacement sont exécutés à plusieurs reprises. Un autre objectif est de réduire les tensions d'écriture et d'effacement tout en en supprimant l'accroissement dans la zone d'un transistor de mémoire. On utilise à cet effet: une porte flottante et une porte de commande disposées sur une première couche de semi-conducteur avec un film d'isolation interposé entre elles pour les opérations d'écriture et d'effacement, et une deuxième couche de semi-conducteur disposée sur un substrat pour l'opération de lecture. L'injection d'électrons dans la grille flottante et leur libération se font en utilisant la première couche de semi-conducteur, et la lecture se fait en utilisant la deuxième couche de semi-conducteur.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)