WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009138739) SOURCE CONTROLLED SRAM
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/138739    International Application No.:    PCT/GB2009/001194
Publication Date: 19.11.2009 International Filing Date: 13.05.2009
IPC:
H01L 27/11 (2006.01), H01L 27/02 (2006.01), H03K 19/177 (2006.01), H01L 21/8244 (2006.01), G11C 11/412 (2006.01)
Applicants: SILICON BASIS LTD. [GB/GB]; University Gate East Park Row Bristol BS1 5UB (GB) (For All Designated States Except US).
BEAT, Robert [GB/GB]; (GB) (For US Only)
Inventors: BEAT, Robert; (GB)
Agent: WHITFIELD, Gillian; Astrum-IP Limited 35 Stow Park Circle Newport, South Wales (GB)
Priority Data:
0808699.3 13.05.2008 GB
Title (EN) SOURCE CONTROLLED SRAM
(FR) SRAM COMMANDÉE PAR LA SOURCE
Abstract: front page image
(EN)The present invention provides a CMOS SRAM cell comprising two cross-coupled inverters each comprising a pmos and an nmos transistor, a first signal line connected to the sources of each of the nmos transistors, a second signal line, parallel to the first signal line, and connected to the source of one of said pmos transistors, and a third signal line connected to the source of the other of said pmos transistors, wherein the third signal line is orthogonally connected to the first and second signal lines. The present invention also provides a CMOS SRAM cell comprising two cross-coupled inverters, a pair of bitlines for writing data to the cell, and at least one further bitline for reading data from the cell.
(FR)L'invention concerne une cellule SRAM CMOS comprenant deux inverseurs à couplage transversal, chacun d'eux étant muni d'un transistor pmos et nmos, une première ligne de signal reliée aux sources de chacun des transistors nmos, une deuxième ligne de signal parallèle à la première ligne de signal, et reliée à la source de l'un desdits transistors pmos et une troisième ligne de signal reliée à la source de l'autre desdits transistors pmos, la troisième ligne de signal étant reliée de manière orthogonale aux première et deuxième lignes de signal. La présente invention décrit également une cellule SRAM CMOS comprenant deux inverseurs à couplage transversal, une paire de lignes de bits destinée à l'écriture de données dans la cellule et au moins une autre ligne de bits destinée à la lecture des données de la cellule.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)