WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009136493) NONVOLATILE STORAGE ELEMENT, AND METHOD FOR MANUFACTURING NONVOLATILE STORAGE ELEMENT OR NONVOLATILE STORAGE DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/136493    International Application No.:    PCT/JP2009/001994
Publication Date: 12.11.2009 International Filing Date: 07.05.2009
IPC:
H01L 27/10 (2006.01)
Applicants: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
KAWASHIMA, Yoshio; (For US Only).
MIKAWA, Takumi; (For US Only).
TAKAGI, Takeshi; (For US Only).
ARITA, Koji; (For US Only)
Inventors: KAWASHIMA, Yoshio; .
MIKAWA, Takumi; .
TAKAGI, Takeshi; .
ARITA, Koji;
Agent: NII, Hiromori; (JP)
Priority Data:
2008-121948 08.05.2008 JP
Title (EN) NONVOLATILE STORAGE ELEMENT, AND METHOD FOR MANUFACTURING NONVOLATILE STORAGE ELEMENT OR NONVOLATILE STORAGE DEVICE
(FR) ELÉMENT DE STOCKAGE NON VOLATIL, ET PROCÉDÉ DE FABRICATION D'ÉLÉMENT DE STOCKAGE NON VOLATIL OU DE DISPOSITIF DE STOCKAGE NON VOLATIL
(JA) 不揮発性記憶素子、及び、不揮発性記憶素子又は不揮発性記憶装置の製造方法
Abstract: front page image
(EN)Provided is a method for manufacturing a nonvolatile storage element wherein a shape shift of an upper electrode and a lower electrode is reduced.  The method has a step of depositing a a conductive connection electrode layer (4), a conductive lower electrode layer (3) composed of nonnoble metal oxide, a variable resistance layer (2), an upper electrode layer (1) composed of a noble metal and a mask layer (23), in this order; a step of forming the mask layer (23) in a prescribed shape; a step of forming the upper electrode layer (1), the variable resistance layer (2) and the lower electrode layer (3) in prescribed shapes by etching by using the mask layer (23) as a mask; and a step of removing the mask layer (23) and a region of the connection electrode layer (4) exposed by the etching at the same time.
(FR)L'invention porte sur un procédé de fabrication d'un élément de stockage non volatil dans lequel un décalage de forme d'une électrode supérieure et d'une électrode inférieure est réduit. Le procédé comprend une étape de dépôt d'une couche d'électrode de connexion conductrice (4), d'une couche d'électrode inférieure conductrice (3) composée d'oxyde de métal non noble, d'une couche à résistance variable (2), d'une couche d'électrode supérieure (1) composée d'un métal noble et d'une couche de masque (23), dans cet ordre ; une étape de fabrication de la couche de masque (23) selon une forme prescrite ; une étape de fabrication de la couche d'électrode supérieure (1), de la couche à résistance variable (2) et de la couche d'électrode inférieure (3) selon des formes prescrites par gravure en utilisant la couche de masque (23) en tant que masque, et une étape d'élimination de la couche de masque (23) et d'une région de la couche d'électrode de connexion (4) exposée par la gravure en même temps.
(JA) 上部電極と下部電極の形状シフトを小さくした不揮発性記憶素子の製造方法であって、導電性を有する接続電極層(4)と非貴金属の窒化物からなりかつ導電性を有する下部電極層(3)と抵抗変化層(2)と貴金属からなる上部電極層(1)とマスク層(23)をこの順に堆積させる工程と、マスク層(23)を所定の形状に形成する工程と、マスク層(23)をマスクとして上部電極層(1)と抵抗変化層(2)と下部電極層(3)をエッチングで所定の形状に形成する工程と、マスク層(23)と接続電極層(4)の前記エッチングにより露出された領域とを同時に除去する工程とを有する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)