WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009136468) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/136468    International Application No.:    PCT/JP2009/001724
Publication Date: 12.11.2009 International Filing Date: 14.04.2009
IPC:
H01L 21/60 (2006.01)
Applicants: Panasonic Corporation [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
KUMAZAWA, Kentaro; (For US Only).
TOMURA, Yoshihiro; (For US Only)
Inventors: KUMAZAWA, Kentaro; .
TOMURA, Yoshihiro;
Agent: ISHII, Kazuo; Kitahama-Yamamoto Building, 3-6, Kitahama 2-chome, Chuo-ku, Osaka-shi, Osaka 5410041 (JP)
Priority Data:
2008-123645 09.05.2008 JP
Title (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
(FR) DISPOSITIF SEMICONDUCTEUR ET PROCEDE DE FABRICATION ASSOCIE
(JA) 半導体装置、およびその製造方法
Abstract: front page image
(EN)A semiconductor device is provided with a semiconductor element wherein a plurality of element electrodes are formed; a circuit board whereupon the semiconductor element is to be mounted and has substrate electrodes formed thereon corresponding to the element electrodes, respectively; and bumps, which connect the corresponding element electrodes and the substrate electrodes when the semiconductor element is mounted on the circuit board, and are arranged at least on the element electrodes or the substrate electrodes. A dielectric layer is arranged between at least one bump and the element electrode or the substrate electrode, and the element electrodes or the substrate electrodes, and the dielectric layer and the bumps configure a parallel plate capacitor.
(FR)L’invention concerne un dispositif semiconducteur comprenant : un élément semiconducteur dans lequel est formée une pluralité d’électrodes d’élément ; un carte de circuits imprimés sur laquelle doit être monté l’élément semiconducteur et sur laquelle sont formées des électrodes de substrat correspondant respectivement aux électrodes d’élément ; ainsi que des bosses qui connectent les électrodes d’élément et les électrodes de substrat correspondantes lorsque l’élément semiconducteur est monté sur la carte de circuits imprimés, et qui sont agencées au moins sur les électrodes d’élément ou les électrodes de substrat. Une couche diélectrique est disposée entre au moins une bosse et l’électrode d’élément ou l’électrode de substrat, et les électrodes d’élément ou les électrodes de substrat, la couche diélectrique et les bosses formant un condensateur à plaques parallèles.
(JA) 半導体装置は、複数の素子電極が形成された半導体素子と、半導体素子が実装される、素子電極のそれぞれと対応する基板電極が形成された回路基板と、半導体素子が回路基板に実装されたときに対応する素子電極と基板電極とを接続する、素子電極または基板電極の少なくとも一方に設けられるバンプとを具備する。そして、少なくとも1つのバンプと、素子電極または基板電極との間には誘電体層が設けられており、素子電極または基板電極、誘電体層、並びにバンプが平行平板コンデンサを構成している。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)