WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009134844) HIGH-SPEED SOURCE-SYNCHRONOUS SIGNALING
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/134844    International Application No.:    PCT/US2009/042044
Publication Date: 05.11.2009 International Filing Date: 29.04.2009
IPC:
H04L 7/00 (2006.01), G11C 7/10 (2006.01), G11C 7/22 (2006.01)
Applicants: RAMBUS INC. [US/US]; 4440 El Camino Real Los Altos, CA 94022 (US) (For All Designated States Except US).
ZERBE, Jared [US/US]; (US) (For US Only)
Inventors: ZERBE, Jared; (US)
Agent: YAO, Shun; (US)
Priority Data:
61/049,851 02.05.2008 US
Title (EN) HIGH-SPEED SOURCE-SYNCHRONOUS SIGNALING
(FR) SIGNALISATION SYNCHRONE AVEC UNE SOURCE HAUTE VITESSE
Abstract: front page image
(EN)A system for communicating data between a first integrated circuit device and a second integrated circuit device. The first integrated circuit device transmits a timing signal to the second integrated circuit device, wherein the timing signal includes a first transition and a second transition. The first integrated circuit device then delays the data, so that the data is delayed relative to the timing signal by a first predetermined delay time. Next, the first integrated circuit device transmits the delayed data to the second integrated circuit device, which receives the timing signal and the delayed data. Next, the second integrated circuit device delays the first transition of the timing signal by a second predetermined delay time to generate a delayed version of the first transition. The second integrated circuit device then senses the data during a time interval between the delayed version of the first transition and the second transition.
(FR)L'invention porte sur un système pour communiquer des données entre un premier dispositif à circuit intégré et un second dispositif à circuit intégré. Le premier dispositif à circuit intégré transmet un signal de temporisation au second dispositif à circuit intégré, le signal de temporisation comprenant une première transition et une seconde transition. Le premier dispositif à circuit intégré retarde ensuite les données, de telle sorte que les données sont retardées d'un premier temps de retard prédéterminé par rapport au signal de temporisation. Ensuite, le premier dispositif à circuit intégré transmet les données retardées au second dispositif à circuit intégré, qui reçoit le signal de temporisation et les données retardées. Ensuite, le second dispositif à circuit intégré retarde la première transition du signal de temporisation d'un second temps de retard prédéterminé pour générer une version retardée de la première transition. Le second dispositif à circuit intégré détecte ensuite les données pendant un intervalle de temps entre la version retardée de la première transition et la seconde transition.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)