WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009134518) SELECTIVELY PERFORMING A SINGLE CYCLE WRITE OPERATION WITH ECC IN A DATA PROCESSING SYSTEM
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/134518    International Application No.:    PCT/US2009/034871
Publication Date: 05.11.2009 International Filing Date: 23.02.2009
IPC:
G11C 29/42 (2006.01), G06F 11/14 (2006.01), G11C 7/00 (2006.01)
Applicants: FREESCALE SEMICONDUCTOR INC. [US/US]; 6501 William Cannon Drive West Austin, Texas 78735 (US) (For All Designated States Except US).
MOYER, William C. [US/US]; (US) (For US Only).
SCOTT, Jeffrey W. [US/US]; (US) (For US Only)
Inventors: MOYER, William C.; (US).
SCOTT, Jeffrey W.; (US)
Agent: KING, Robert L.; 7700 W. Parmer Lane MD: TX32/PL02 Austin, TX 78729 (US)
Priority Data:
12/112,580 30.04.2008 US
Title (EN) SELECTIVELY PERFORMING A SINGLE CYCLE WRITE OPERATION WITH ECC IN A DATA PROCESSING SYSTEM
(FR) EXÉCUTER SÉLECTIVEMENT UNE OPÉRATION D'ÉCRITURE À CYCLE UNIQUE AVEC CODE DE CORRECTION D'ERREUR DANS UN SYSTÈME DE TRAITEMENT DE DONNÉES
Abstract: front page image
(EN)A circuit (10) includes a memory (28, 16, or 26) having error correction, circuitry (30) which initiates a write operation to memory. When error correction is enabled and the write operation to the memory has the width of N bits, the write operation to the memory is performed in one access to the memory, and when error correction is enabled and the write operation to the memory has the width of M bits, where M bits is less than N bits, the write operation to the memory is performed in more than one access to the memory. In one example, the one access to the memory includes a write access to the memory, and the more than one access to the memory includes a read access to the memory and a write access to the memory.
(FR)L'invention concerne un circuit (10) qui comporte une mémoire (28, 16, ou 36) à correction d'erreur, des circuits (30) qui lancent une opération d'écriture vers la mémoire. Lorsque la correction d'erreur est activée et l'opération d'écriture vers la mémoire présente la largeur de N bits, l'opération d'écriture vers la mémoire est exécutée en un accès à la mémoire, et lorsque la correction d'erreur est activée et l'opération d'écriture vers la mémoire présente la largeur de M bits, M bits étant inférieur à N bits, l'opération d'écriture vers la mémoire est exécutée en plusieurs accès à la mémoire. Dans un exemple, l'accès à la mémoire comporte un accès d'écriture à la mémoire, et les nombreux accès à la mémoire comportent un accès de lecture à la mémoire et un accès écriture à la mémoire.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)