WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009134517) CACHE COHERENCY PROTOCOL IN A DATA PROCESSING SYSTEM
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/134517    International Application No.:    PCT/US2009/034866
Publication Date: 05.11.2009 International Filing Date: 23.02.2009
IPC:
G06F 9/06 (2006.01), G06F 12/08 (2006.01), G06F 9/00 (2006.01)
Applicants: FREESCALE SEMICONDUCTOR INC. [US/US]; 6501 William Cannon Drive West Austin, Texas 78735 (US) (For All Designated States Except US).
MOYER, William C. [US/US]; (US) (For US Only)
Inventors: MOYER, William C.; (US)
Agent: KING, Robert L.; 7700 W. Parmer Lane MD: TX32/PL02 Austin, TX 78729 (US)
Priority Data:
12/112,502 30.04.2008 US
Title (EN) CACHE COHERENCY PROTOCOL IN A DATA PROCESSING SYSTEM
(FR) PROTOCOLE DE COHÉRENCE D'ANTÉMÉMOIRE DANS UN SYSTÈME DE TRAITEMENT DE DONNÉES
Abstract: front page image
(EN)A data processing system (10) includes a first master (14) having a cache (28), a second master (16 or 22), a memory (20) operably coupled to the first master and the second master via a system interconnect. The cache includes a cache controller (29) which implements a set of cache coherency states (102, 104, 108, 106) for data units of the cache. The cache coherency states include an invalid state (102); an unmodified non-coherent state (104) indicating that data in a data unit of the cache has not been modified and is not guaranteed to be coherent with data in at least one other storage device of the data processing system, and an unmodified coherent state (106) indicating that the data of the data unit has not been modified and is coherent with data in the at least one other storage device of the data processing system.
(FR)L'invention concerne un système de traitement de données (10) qui comporte un premier maître (14) ayant une antémémoire (28), un second maître (16 ou 22), une mémoire (20) fonctionnellement couplée au premier maître et au second maître via une interconnexion système. L'antémémoire comporte un contrôleur d'antémémoire (29) qui met en oeuvre un ensemble d'états de cohérence d'antémémoire (102, 104, 108, 106) pour des unités de données de l'antémémoire. Les états de cohérence d'antémémoire comportent un état invalide (102); un état non cohérent non modifié (104) indiquant que des données dans l'unité de données de l'antémémoire n'ont pas été modifiées et leur cohérence avec des données n'est pas garantie dans au moins un autre dispositif mémoire du système de traitement de données, et un état cohérent non modifié (106) indiquant que les données de l'unité de données n'ont pas été modifiées et sont cohérentes avec des données dans au moins un autre dispositif mémoire du système de traitement de données.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)