WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009134217) METHOD AND SYSTEM FOR GENERATING AND DELIVERING INTER-PROCESSOR INTERRUPTS IN A MULTI-CORE PROCESSOR AND IN CERTAIN SHARED-MEMORY MULTI-PROCESSOR SYSTEMS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/134217    International Application No.:    PCT/US2008/005447
Publication Date: 05.11.2009 International Filing Date: 28.04.2008
IPC:
G06F 13/00 (2006.01), G06F 13/14 (2006.01)
Applicants: HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P. [US/US]; 11445 Compaq Center Drive West, Houston, TX 77070 (US) (For All Designated States Except US).
BONOLA, Thomas J. [US/US]; (US) (For US Only)
Inventors: BONOLA, Thomas J.; (US)
Agent: JONES, Kevin M.; Hewlett-Packard Company, Intellectual Property Administration, P.O. Box 272400, M/S 35, Fort Collins, Texas 80527-2400 (US)
Priority Data:
Title (EN) METHOD AND SYSTEM FOR GENERATING AND DELIVERING INTER-PROCESSOR INTERRUPTS IN A MULTI-CORE PROCESSOR AND IN CERTAIN SHARED-MEMORY MULTI-PROCESSOR SYSTEMS
(FR) PROCÉDÉ ET SYSTÈME POUR GÉNÉRER ET DÉLIVRER DES INTERRUPTIONS INTER-PROCESSEUR DANS UN PROCESSEUR À NOYAUX MULTIPLES ET DANS CERTAINS SYSTÈMES À PROCESSEURS MULTIPLES À MÉMOIRE PARTAGÉE
Abstract: front page image
(EN)Certain embodiments of the present invention are directed to providing efficient and easily-applied mechanisms for inter-core and inter-processor communications and inter-core and inter-processor signaling within multi-core microprocessors and certain multi-processor systems. In one embodiment of the present invention, local advanced programmable interrupt controllers within, or associated with, cores of a multi-core microprocessor and/or processors of a multi-processor system are enhanced so that the local advanced programmable interrupt controllers can be configured to automatically generate inter-core and inter-processor interrupts when WRITE operations are directed to particular regions of shared memory.
(FR)Certains modes de réalisation de la présente invention concernent la fourniture de mécanismes efficaces et facilement appliqués pour des communications inter-noyau et inter-processeur et une signalisation inter-noyau et inter-processeur dans des microprocesseurs à noyaux multiples et certains systèmes à processeurs multiples. Dans un mode de réalisation de la présente invention, les contrôleurs d'interruptions programmables évolués locaux dans les noyaux d'un microprocesseur à noyaux multiples et/ou les processeurs d'un système à processeurs multiples sont améliorés de sorte que les contrôleurs d'interruptions programmables avancés locaux puissent être configurés pour générer automatiquement des interruptions inter-noyau et inter-processeur lorsque des opérations d’écriture concernent des régions particulières de la mémoire partagée.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)