WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009133658) MULTIPLE SIGNAL SWITCHING CIRCUIT, CURRENT SWITCHING CELL CIRCUIT, LATCH CIRCUIT, CURRENT ADDITION TYPE DAC, SEMICONDUCTOR INTEGRATED CIRCUIT, VIDEO DEVICE, AND COMMUNICATION DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/133658    International Application No.:    PCT/JP2009/001578
Publication Date: 05.11.2009 International Filing Date: 06.04.2009
IPC:
H03K 5/00 (2006.01), H03K 3/037 (2006.01), H03M 1/74 (2006.01)
Applicants: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
TOKUMARU, Michiko; (For US Only).
IKOMA, Heiji; (For US Only)
Inventors: TOKUMARU, Michiko; .
IKOMA, Heiji;
Agent: MAEDA, Hiroshi; Osaka-Marubeni Bldg., 5-7, Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
Priority Data:
2008-118635 30.04.2008 JP
Title (EN) MULTIPLE SIGNAL SWITCHING CIRCUIT, CURRENT SWITCHING CELL CIRCUIT, LATCH CIRCUIT, CURRENT ADDITION TYPE DAC, SEMICONDUCTOR INTEGRATED CIRCUIT, VIDEO DEVICE, AND COMMUNICATION DEVICE
(FR) CIRCUIT DE COMMUTATION DE SIGNAUX MULTIPLES, CIRCUIT À CELLULES DE COMMUTATION DE COURANT, CIRCUIT DE VERROUILLAGE, CONVERTISSEUR NUMÉRIQUE-ANALOGIQUE DE TYPE À ADDITION DE COURANT, CIRCUIT INTÉGRÉ À SEMI-CONDUCTEURS, DISPOSITIF VIDÉO ET DISPOSITIF DE COMMUNICATION
(JA) 多信号スイッチ回路、電流スイッチセル回路、ラッチ回路、電流加算型DAC、及び半導体集積回路、映像機器、通信機器
Abstract: front page image
(EN)Provided is a multiple signal switching circuit using four input signals (IN1 to IN4), wherein a 4-input latch circuit (3b) is disposed. The 4-input latch circuit (3b), when one of the four input signals (IN1 to IN4) is a logical “L” and the other three are a logical “H”, comprises four NAND circuits (6''). The NAND circuits (6'') each have an output connected to one of the four input signals (IN1 to IN4) and inputs receiving the remaining three input signals other than the input signal connected to the output. Accordingly, even in a multiple signal switching circuit having three or more input signals, the timing error among the multiple signals to be outputted is effectively prevented.
(FR)L'invention porte sur un circuit de commutation de signaux multiples utilisant quatre signaux d'entrée (IN1 à IN4), dans lequel un circuit de verrouillage à 4 entrées (3b) est agencé. Le circuit de verrouillage à 4 entrées (3b), lorsque l'un des quatre signaux d'entrée (IN1 à IN4) est au niveau logique « bas » et les trois autres sont au niveau logique « haut », inclut quatre circuits NON-ET (6''). Les circuits NON-ET (6'') possèdent chacun une sortie connectée à l'un des quatre signaux d'entrée (IN1 à IN4) et des entrées recevant les trois signaux d'entrée restants, autres que le signal d'entrée connecté à la sortie. En conséquence, même dans un circuit de commutation de signaux multiples possédant trois signaux d'entrée ou plus, l'erreur de synchronisation parmi les signaux multiples devant être délivrés est effectivement empêchée.
(JA) 4つの入力信号IN1~IN4を用いる多信号スイッチ回路において、4入力ラッチ回路3bが配置される。この4入力ラッチ回路3bは、前記4つの信号IN1~IN4のうち1つが”L”、3つが”H”を取るときには、4つのNAND回路6’’で構成される。各NAND回路6’’では、その出力は、各々、前記4つの入力信号IN1~IN4のうちの1つに接続され、その出力に接続された信号以外の残る3つの信号を入力とする。従って、3つ以上の入力信号を持つ多信号スイッチ回路においても、出力すべき多信号間のタイミングエラーが有効に防止される。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)