WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009133623) SOLID-STATE IMAGING ELEMENT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/133623    International Application No.:    PCT/JP2008/058412
Publication Date: 05.11.2009 International Filing Date: 02.05.2008
IPC:
H01L 27/146 (2006.01)
Applicants: Unisantis Electronics (Japan) Ltd. [JP/JP]; 2F, Fujilight Shinkawa Bldg., 22-11, Shinkawa 1-chome, Chuo-ku, Tokyo 1040033 (JP) (For All Designated States Except US).
MASUOKA, Fujio [JP/JP]; (JP) (For US Only).
NAKAMURA, Hiroki [JP/JP]; (JP) (For US Only)
Inventors: MASUOKA, Fujio; (JP).
NAKAMURA, Hiroki; (JP)
Agent: KUMAKURA, Yoshio; NAKAMURA & PARTNERS, Shin-Tokyo Bldg., 3-1, Marunouchi 3-chome, Chiyoda-ku, Tokyo, 1008355 (JP)
Priority Data:
Title (EN) SOLID-STATE IMAGING ELEMENT
(FR) ELÉMENT D’IMAGERIE À SEMI-CONDUCTEUR
(JA) 固体撮像素子
Abstract: front page image
(EN)There is provided an image sensor with a high rate of the surface area of a light-receiving section to the surface area of one pixel. A solid-state image sensor includes: a signal line formed on a substrate; an island-like semiconductor arranged on the signal line; and a pixel selection line connected to the upper part of the island-like semiconductor. The island-like semiconductor includes:a first semiconductor layer that is arranged at the lower part of the island-like semiconductor and connected to the signal line; a second semiconductor layer adjacent to the upside of the first semiconductor layer; a gate connected to the second semiconductor layer through an insulating film; a charge storage section consisting of a third semiconductor layer that is connected to the second semiconductor layer and changes the quantity of electric charges when receiving light; and a fourth semiconductor layer adjacent to the upside of the second semiconductor layer and the third semiconductor layer and connected to the pixel selection line, the pixel selection line being formed of a transparent conductive film, and a part of the gate being arranged inside a recess formed in the sidewall of the second semiconductor layer. The above problem is solved by the solid-state image sensor.
(FR)La présente invention concerne un capteur d’images présentant un rapport élevé de la surface spécifique d’une section réception de la lumière par rapport à la surface spécifique d’un pixel. Un capteur d’image à semi-conducteur comprend : une ligne de signal formée sur un substrat ; un semi-conducteur en forme d’île disposé sur la ligne de signal ; et une ligne de sélection de pixel connectée à la partie supérieure du semi-conducteur en forme d’île. Le semi-conducteur en forme d’île comprend : une première couche semi-conductrice qui est disposée sur la partie inférieure du semi-conducteur en forme d’île et connectée à la ligne de signal ; une deuxième couche semi-conductrice adjacente au côté supérieur de la première couche semi-conductrice ; une grille connectée à la deuxième couche semi-conductrice par l’intermédiaire d’un film isolant ; une section stockage de charge consistant en une troisième couche semi-conductrice qui est connectée à la deuxième couche semi-conductrice et change la quantité de charges électriques lors de la réception de lumière ; et une quatrième couche semi-conductrice adjacente au côté supérieur de la deuxième couche semi-conductrice et à la troisième couche semi-conductrice et connectée à la ligne de sélection de pixel, la ligne de sélection de pixel étant formée d’un film conducteur transparent et une partie de la grille étant disposée dans un creux formé dans la paroi latérale de la deuxième couche semi-conductrice. Le problème ci-dessus est résolu par le capteur d’images à semi-conducteur.
(JA)1画素の表面積に対する受光部の表面積の割合が大きいイメージセンサを提供することを課題とする。基板上に形成された信号線と、前記信号線の上に配置される島状半導体と、前記島状半導体の上部に接続された画素選択線とを備えた固体撮像素子であって、前記島状半導体は、前記島状半導体の下部に配置され、前記信号線に接続された第1の半導体層と、前記第1の半導体層の上側に隣接する第2の半導体層と、前記第2の半導体層に絶縁膜を介して接続されたゲートと、前記第2の半導体層に接続された、受光すると電荷量が変化する第3の半導体層からなる前記電荷蓄積部と、前記第2の半導体層と前記第3の半導体層の上側に隣接し、前記画素選択線に接続された第4の半導体層とを備え、前記画素選択線は、透明導電膜により形成されており、前記ゲートの一部は、前記第2の半導体層の側壁に形成された窪みの内部に配置されている固体撮像素子により、上記課題を解決する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)