WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009132427) MULTI-LEVEL VOLTAGE INVERTER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/132427    International Application No.:    PCT/CA2009/000547
Publication Date: 05.11.2009 International Filing Date: 30.04.2009
IPC:
H02M 11/00 (2006.01), H02M 1/08 (2006.01), H02M 1/44 (2007.01)
Applicants: THE GOVERNORS OF THE UNIVERSITY OF ALBERTA [CA/--]; c/o TEC Edmonton Suite 4000, 10230 - Jasper Avenue Edmonton, Alberta T5J 4P6 (CA) (For All Designated States Except US).
SALMON, John [CA/CA]; (CA) (For US Only).
KNIGHT, Andrew, M. [CA/CA]; (CA) (For US Only)
Inventors: SALMON, John; (CA).
KNIGHT, Andrew, M.; (CA)
Agent: LAMBERT , Anthony ,R .; Suite 200 , 10328 - 81 Ave. Edmonton , Alberta T6E 1X2 (CA)
Priority Data:
61/049,674 01.05.2008 US
Title (EN) MULTI-LEVEL VOLTAGE INVERTER
(FR) ONDULEUR DE TENSION MULTINIVEAU
Abstract: front page image
(EN)The number of output voltage levels available in PWM voltage source inverters can be increased by inserting a split-wound coupled inductor between the upper and lower switches in each inverter leg. Interleaved PWM control of both inverter leg switches produces 3-level PWM voltage waveforms at the centre tap of the coupled inductor winding, representing the inverter leg output terminal, with a PWM frequency twice the switching frequency. The winding leakage inductance is in series with the output terminal, with the main magnetizing inductance filtering the instantaneous PWM-cycle voltage differences between the upper and lower switches. Since PWM dead-time signal delays can be removed, higher device switching frequencies and higher fundamental output voltages are made possible. The proposed inverter topologies produce 5-level PWM voltage waveforms between two inverter leg terminals with a PWM frequency up to four times higher than the inverter switching frequency. This is achieved with half the number of switches used in known alternative schemes.
(FR)Selon l'invention, le nombre de niveaux de tension de sortie disponibles dans des onduleurs sources de tension à modulation d'impulsions en durée (PWM) peut être augmenté par insertion d'une bobine d'inductance couplée à bobinage en deux parties entre les interrupteurs supérieur et inférieur dans chaque branche de l'onduleur. Une commande PWM entrelacée des deux interrupteurs de branche d'onduleur produit des formes d'onde de tension PWM à trois niveaux au niveau de la prise centrale de l'enroulement de bobine d'inductance couplée, représentant la borne de sortie de branche d'onduleur, ayant une fréquence PWM de deux fois la fréquence de commutation. L'inductance de fuite d'enroulement est en série avec la borne de sortie, l'inductance d'aimantation principale filtrant les différences de tension de cycle PWM instantanées entre les interrupteurs supérieur et inférieur. Étant donné que des retards de signal de temps mort PWM peuvent être supprimés, des fréquences de commutation de dispositif plus élevées et des tensions de sortie fondamentales plus élevées sont rendues possibles. Les topologies d'onduleur proposées produisent des formes d'onde de tension PWM à 5 niveaux entre deux bornes de branche d'onduleur ayant une fréquence PWM jusqu'à quatre fois supérieure à la fréquence de commutation d'onduleur. Cela est obtenu avec la moitié du nombre d'interrupteurs utilisés dans d'autres techniques connues.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)