WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009128196) LAMINATED PIEZOELECTRIC CERAMIC ELEMENT FABRICATION METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/128196    International Application No.:    PCT/JP2009/000952
Publication Date: 22.10.2009 International Filing Date: 03.03.2009
IPC:
H01L 41/083 (2006.01), H01L 41/187 (2006.01), H01L 41/39 (2013.01), H03H 3/02 (2006.01)
Applicants: MURATA MANUFACTURING CO., LTD. [JP/JP]; 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto, 6178555 (JP) (For All Designated States Except US).
ASANO, Hiroshi [JP/JP]; (JP) (For US Only).
HORIKAWA, Katsuhiro [JP/JP]; (JP) (For US Only).
TAKATA, Masachika [JP/JP]; (JP) (For US Only).
KATO, Masanori [JP/JP]; (JP) (For US Only)
Inventors: ASANO, Hiroshi; (JP).
HORIKAWA, Katsuhiro; (JP).
TAKATA, Masachika; (JP).
KATO, Masanori; (JP)
Agent: MIYAZAKI, Chikara; 6F, Daido Seimei Bldg., 5-4, Tanimachi 1-chome, Chuo-ku, Osaka-shi, Osaka 5400012 (JP)
Priority Data:
2008-109310 18.04.2008 JP
Title (EN) LAMINATED PIEZOELECTRIC CERAMIC ELEMENT FABRICATION METHOD
(FR) PROCÉDÉ DE FABRICATION D'ÉLÉMENT CÉRAMIQUE PIÉZO-ÉLECTRIQUE STRATIFIÉ
(JA) 積層型圧電セラミック素子の製造方法
Abstract: front page image
(EN)Disclosed is a laminated piezoelectric ceramic element fabrication method wherein the lamination step and the cutting step can be simplified, the cutting precision can be increased, and the cutting allowance can be minimized, even when the number of internal electrode laminations is increased. Disclosed is a laminated piezoelectric ceramic element fabrication method wherein a first laminated body (6), in which stripe-like internal electrodes are laminated with interleaved piezoelectric layers, is prepared; the first laminated body (6) is cut into a plurality of second laminated bodies (7), which have a width dimension W that corresponds to the width dimensions of the laminated piezoelectric ceramic element chips that will ultimately be obtained; two or more of the second laminated bodies (7) from the multiplicity of second laminated bodies (7) are laminated in the lamination direction to yield a third laminated body (8); and the third laminated body (8) is cut in the lamination direction parallel to the width direction W to yield a laminated piezoelectric body.
(FR)L'invention porte sur un procédé de fabrication d'élément céramique piézo-électrique stratifié dans lequel l'étape de stratification et l'étape de coupe peuvent être simplifiées, la précision de coupe peut être améliorée, et la tolérance de coupe peut être minimisée, même lorsque le nombre de stratifications d'électrode interne est augmenté. L'invention porte sur un procédé de fabrication d'élément céramique piézo-électrique stratifié dans lequel un premier corps stratifié (6), dans lequel des électrodes internes de type bande sont stratifiées avec des couches piézo-électriques entrelacées, est préparé ; le premier corps stratifié (6) est coupé en une pluralité de deuxièmes corps stratifiés (7), qui présentent une dimension de largeur W qui correspond aux dimensions de largeur des pastilles d'élément céramique piézo-électrique stratifié qui seront finalement obtenues ; deux ou plus des deuxièmes corps stratifiés (7), parmi la multiplicité de deuxièmes corps stratifiés (7), sont stratifiés dans la direction de stratification pour donner un troisième corps stratifié (8) ; et le troisième corps stratifié (8) est coupé dans la direction de stratification parallèlement à la direction de largeur W afin d'obtenir un corps piézo-électrique stratifié.
(JA) 内部電極積層数を増加させた場合であっても、積層工程及び切断工程の簡略化を図ることができ、切断精度を高めることができ、切断代を小さくすることができる積層型圧電セラミック素子の製造方法を提供する。  ストライプ状の内部電極が圧電体層を介して積層されている第1次積層体6を用意し、第1次積層体6を最終的に得られる積層型圧電セラミック素子チップの幅寸法に応じた幅方向寸法Wを有する複数の第2次積層体7に切断し、複数の第2次積層体7のうち2以上の第2次積層体7を積層方向に積層し、第3次積層体8を得、第3次積層体8を積層方向にかつ幅方向Wと平行に切断して、積層型圧電体を得る、積層型圧電セラミック素子の製造方法。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)