WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009126516) ANALOG READ AND WRITE PATHS IN A SOLID STATE MEMORY DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/126516    International Application No.:    PCT/US2009/039387
Publication Date: 15.10.2009 International Filing Date: 03.04.2009
IPC:
G06F 13/16 (2006.01), G06F 13/38 (2006.01), G06F 12/00 (2006.01)
Applicants: MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way Ms 525 Boise, ID 83716 (US) (For All Designated States Except US).
ROOHPARVAR, Frankie, F. [US/US]; (US) (For US Only).
SARIN, Vishal [US/US]; (US) (For US Only)
Inventors: ROOHPARVAR, Frankie, F.; (US).
SARIN, Vishal; (US)
Agent: BOLVIN, Kenneth, W.; Leffert, Jay & Polglaze, P.A. P.O. Box 581009 Minneapolis, MN 55458-1009 (US)
Priority Data:
12/098,652 07.04.2008 US
Title (EN) ANALOG READ AND WRITE PATHS IN A SOLID STATE MEMORY DEVICE
(FR) CHEMINS DE LECTURE ET D’ÉCRITURE ANALOGIQUES DANS UN DISPOSITIF MÉMOIRE À SEMI-CONDUCTEUR
Abstract: front page image
(EN)A memory array in a memory device is coupled to an analog I/O data interface that enables analog voltage levels to be written to the memory array. The I/O interface is comprised of a plurality of analog data paths that each includes a capacitor for storing charge corresponding to a target voltage to which a selected memory cell, coupled to its respective data path, is to be programmed. A plurality of comparators can be included in the I/O interface, with each such comparator coupled to a respective bit line. Such a comparator can compare a threshold voltage of a selected memory cell to its target voltage and inhibits further programming when the threshold voltage equals or exceeds the target voltage.
(FR)Une matrice mémoire d’un dispositif mémoire est couplée à une interface de données d’entrée/sortie analogique qui permet le transfert de niveaux de tension analogique dans ladite matrice mémoire. Cette interface d’entrée/sortie est composée d’une pluralité de chemins de données analogiques comprenant chacun un condensateur qui accumule une charge correspondant à une tension cible. Une cellule de mémoire sélectionnée, couplée à son chemin de données respectif, doit être programmée pour atteindre ladite tension cible. L’interface d’entrée/sortie susmentionnée peut comprendre une pluralité de comparateurs, chacun des comparateurs étant couplé à sa ligne de bits respective. Un comparateur compare la tension seuil d’une cellule de mémoire sélectionnée à sa tension cible, et empêche la poursuite de la programmation lorsque la tension seuil atteint ou dépasse la tension cible.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)